$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

SOS MOSFET With self-aligned channel contact 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/78
  • H01L-027/12
출원번호 US-0551186 (1983-11-14)
우선권정보 JP-0102290 (1980-07-25)
발명자 / 주소
  • Uchida Yukimasa (Yokohama JPX)
출원인 / 주소
  • Tokyo Shibaura Denki Kabushiki Kaisha (JPX 03)
인용정보 피인용 횟수 : 11  인용 특허 : 2

초록

A MOS type semiconductor device effectively supplying potential to a substrate region under the channel forming region of the MOS transistor on an insulating substrate. The potential is supplied to the one conductivity type substrate region under the channel forming region which is provided on an in

대표청구항

A MOS type semiconductor device comprising: an insulating substrate; a substrate region of one conductivity type provided on said insulating substrate, said substrate region positioned under a channel region, and said substrate region having an extended substrate portion extending in the channel len

이 특허에 인용된 특허 (2)

  1. Kimura Takeji (Hirakata JA) Inoue Michihiro (Hirakata JA) Sato Masaharu (Moriguchi JA) Horiuchi Shiro (Neyagawa JA), MOS type semiconductor device.
  2. Cricchi James R. (Catonsville MD) Fitzpatrick Michael D. (Glen Burnie MD), Silicon on sapphire MOS transistor.

이 특허를 인용한 특허 (11)

  1. Lu Hsindao (Dallas TX), ESD protection for SOI circuits.
  2. Plus Dora (South Bound Brook NJ) Ipri Alfred C. (Hopewell Township ; Mercer County NJ), Edgeless semiconductor device.
  3. Yamaguchi Yasuo (Itami JPX) Kusunoki Shigeru (Itami JPX), MOS type field effect transistor formed on a semiconductor layer on an insulator substrate.
  4. Blake Terence G. W. (Dallas TX), Making a silicon-on-insulator transistor with selectable body node to source node connection.
  5. Fechner, Paul S.; Shaw, Gordon A.; Vogt, Eric E., Method of forming a body-tie.
  6. Bahraman Ali (Palos Verdes Estates CA), Radiation hardened CMOS on SOI or SOS devices.
  7. Hughes Arlen J. (Tustin CA) Strahan Virgil H. (Orange CA), Radiation-induced substrate photo-current compensation apparatus.
  8. Bryant, Andres; Mann, Randy W.; Stamper, Anthony K., SOI low capacitance body contact.
  9. Ohmi Tadahiro (No 2-1-17-301 ; Komegabukuro Sendai-shi ; Miyagi-ken JPX), Semiconductor integrated circuit.
  10. Ohmi Tadahiro (No. 2-1-17-301 Komegabukuro ; Sendai-shi ; Miyagi-ken JPX), Semiconductor integrated circuit.
  11. Sivan Richard D. (Austin TX), Transistor device with high density contacts.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로