[특허]Methods for making high performance lateral bipolar transistors

[미국특허] Methods for making high performance lateral bipolar transistors 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-027/08 H01L-021/76
출원번호	US-0520366 (1983-08-04)
발명자 / 주소	Anantha Narasipur G. (Hopewell Junction NY) Ning Tak H. (Yorktown Heights NY) Tsang Paul J. (Poughkeepsie NY)
출원인 / 주소	International Business Machines Corporation (Armonk NY 02)
인용정보	피인용 횟수 : 15 인용 특허 : 8

초록 ▼

A high performance lateral transistor may be fabricated by first providing a monocrystalline semiconductor body having a principal surface and where the desired transistor is a PNP transistor, a buried N+region with an N+reach-through connecting the buried region to said principal surface. The collector region of the transistor is formed into the surface by blanket diffusing P type impurities into the desired region. An insulating layer is formed upon the top surface of the semiconductor body. An opening is made in the insulating layer where the groove or channel-emitter contact is desired. An etching of a substantially vertical walled groove into the monocrystalline semiconductor body using the patterned insulating layer as the etching mask. An N base diffusion is carried out to produce as N region around the periphery of the opening in the body. Oxygen is then ion implanted into the bottom of the groove to form a silicon dioxide region at the bottom of the groove. The P+polycrystalline silicon layer is then formed on the surface which will in turn fill the groove with this material. The heating of the structure forms the P+emitter region around the side edges of the P+polycrystalline silicon filled groove. The P+polycrystalline layer is the emitter contact, the N+reach-through connected through the buried N+region is the base contact and the collector contact is made to the P-type collector region.

대표청구항 ▼

Method of fabricating a high performance lateral PNP transistor comprising: providing a monocrystalline semiconductor body having a principal surface of N conductivity type and a buried N+region with an N+reach-through connecting said buried region to said surface; forming the collector region of said transistor into said surface by diffusing P type impurities into the desired region of said body; etching a substantially vertical walled groove in said monocrystalline semiconductor body in the area designated to be the emitter contact; thermally diffusing N type impurities into the edges and bottom of said groove; ion implanting oxygen into the bottom of said groove to form a silicon dioxide region at the bottom of the groove; forming a P+polycrystalline silicon layer over said surface so that portions of the layer are in direct contact with said groove; forming an insulator layer upon the top surface of said polycrystalline silicon layer; patterning said polycrystalline silicon layer and insulator layer with substantially vertical edges wherein the layer remains over areas designated to be the emitter regions of said lateral PNP transistor; heating the structure to form the P+emitter region around the side edges of the said P+polycrystalline silicon filling said groove; and making electrical contact to the collector, the emitter through said P+polycrystalline layer and the base through an N+reach-through to said buried N+region.

이 특허에 인용된 특허 (8) 인용/피인용 타임라인 분석

Dunkley James L. (Scottsdale AZ) Liang Victor K. C. (Phoenix AZ), Complementary bipolar transistors having collector diffused isolation.
상세보기
Horng Cheng T. (San Jose CA) Konian Richard R. (Poughkeepsie NY) Schwenker Robert O. (San Jose CA) Wieder Armin W. (Starnberg DEX), High performance PNP and NPN transistor structure.
상세보기
Anantha Narasipur G. (Hopewell Junction NY) Bhatia Harsaran S. (Wappingers Falls NY) Gaur Santosh P. (Wappingers Falls NY) Pogge Hans B. (Hopewell Junction NY), Lateral PNP or NPN with a high gain.
상세보기
Doo ; Ven Y. ; Nichols ; Donald R. ; Silvey ; Gene A., Method for depositing continuous pinhole free silicon nitride films and products produced thereby.
상세보기
Anantha Narasipur G. (Hopewell Junction NY) Bhatia Harsaran S. (Wappingers Falls NY) Walsh James L. (Hyde Park NY), Method for fabrication vertical NPN and PNP structures utilizing ion-implantation.
상세보기
Bondur ; James Allan ; Pogge ; Hans Bernhard, Method for forming isolated regions of silicon utilizing reactive ion etching.
상세보기
Gates Harlan R. (Reston VA), NPN/PNP Fabrication process with improved alignment.
상세보기
Horng, Cheng T.; Konian, Richard R.; Schwenker, Robert O.; Weider, Armin W., Process for fabricating a high performance PNP and NPN structure.
상세보기

이 특허를 인용한 특허 (15) 인용/피인용 타임라인 분석

Spratt David (Plano TX) Shah Rajiv R. (Plano TX), Bipolar transistor fabrication utilizing CMOS techniques.
상세보기
Kang,Seung Tak; Choi,Chang Min; Choi,Won Jae; Lim,Hyung Soo; Hwang,Yoon Jei, Cogeneration system.
상세보기
Okita Yoshihisa (Tokyo JPX), Fabrication method for semiconductor integrated circuits.
상세보기
Jun, Young Kwon, Method for forming isolation layer of semiconductor device.
상세보기
Mizutani Yoshihisa (Tokyo JPX) Yokogawa Syunzi (Yokohama JPX), Method for manufacturing a recessed semiconductor device.
상세보기
Wieder Armin (Gauting DEX) Schaber Hans-Christian (Germering DEX) Schwarzl Siegfried (Ottobrunn DEX), Method for the manufacture of bipolar transistor structures with self-adjusting emitter and base regions for extreme hig.
상세보기
Uehara Keijiro (Sagamihara JPX) Higuchi Hisayuki (Kokubunji JPX) Hayasaka Akio (Higashiyamato JPX), Method of forming bipolar transistors with graft base regions.
상세보기
Robert H. Havemann, Method of making horizontal bipolar transistor with insulated base structure.
상세보기
Shimizu Junzoh (Tokyo JPX), Method of manufacturing bipolar transistor having a reduced parasitic capacitance.
상세보기
Welbourn Anthony D. (Ipswich GB2) Heslop Christopher J. H. (Woodbridge GB2), Self-aligned bipolar fabrication process.
상세보기
Ogura Seiki (Hopewell Junction NY) Riseman Jacob (Poughkeepsie NY) Rovedo Nivo (Poughquag NY) Shepard Joseph F. (Hopewell Junction NY), Self-aligned lateral bipolar transistors.
상세보기
Peter H Osborne GB; Martin C Wilson GB, Semiconductor device.
상세보기
Kubo, Hirotoshi; Murai, Shigeyuki; Tominaga, Hisaaki; Sawame, Hidetaka, Semiconductor device and manufacturing method thereof.
상세보기
Yoshihisa Yasuki,JPX, Semiconductor device including self-aligned base and emitter electrodes.
상세보기
Wanderman Drew (Palo Alto CA) Weinberg Matthew (Mountain View CA), Semiconductor memory device having protection against alpha strike induced errors.
상세보기

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[미국특허] Methods for making high performance lateral bipolar transistors 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허에 인용된 특허 (8) 인용/피인용 타임라인 분석

이 특허를 인용한 특허 (15) 인용/피인용 타임라인 분석

활용도 분석정보

활용도 Top5 특허

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[미국특허] Methods for making high performance lateral bipolar transistors 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허에 인용된 특허 (8) 인용/피인용 타임라인 분석

이 특허를 인용한 특허 (15) 인용/피인용 타임라인 분석

활용도 분석정보

활용도 Top5 특허 더보기

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

활용도 Top5 특허