$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for semiconductor device packaging 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • B29C-006/04
출원번호 US-0432594 (1982-10-04)
발명자 / 주소
  • Orcutt John W. (Garland TX)
출원인 / 주소
  • Texas Instruments Incorporated (Dallas TX 02)
인용정보 피인용 횟수 : 17  인용 특허 : 3

초록

A method and apparatus for encapsulating a lead frame in a flat metal strip and a semiconductor device attached thereto having a mold receiving the semiconductor device and lead frame into a cavity. The strip has a thoroughfare over a solid surface to adjacent said lead frame. A depression in the mo

대표청구항

A method of encapsulating semiconductor devices, comprising: providing a mold having upper and lower parts, the parts having facing portions cooperating to form a plurality of cavities for receiving the semiconductor devices, the cavities being arranged in at least two adjacent rows, one part of the

이 특허에 인용된 특허 (3)

  1. Slepcevic Dusan (1240A Mountain View-Alviso Rd. Sunnyvale CA 94086), Encapsulation mold with removable cavity plates.
  2. Bliven, Thomas G.; Hugill, John R., Gateless injection mold for encapsulating semiconductor devices.
  3. Birchler Robert O. (Dallas TX) Williams ; Jr. E. R. (Scottsdale AZ), Process for encapsulating electronic components in plastic.

이 특허를 인용한 특허 (17)

  1. Mueller,Bruce M.; Nejad,Ben; Lay,Dieter F., Compression molding process.
  2. Koller Franz (Neuried DEX), Device for casting electric components.
  3. Corisis,David J.; Brooks,Jerry M., Integrated circuit package electrical enhancement with improved lead frame design.
  4. Mostafazadeh, Shahram; Smith, Joseph O., Lead frame chip scale package.
  5. Mostafazadeh, Shahram; Smith, Joseph O., Lead frame chip scale package.
  6. Mostafazadeh,Shahram; Smith,Joseph O., Lead frame chip scale package.
  7. Osada Michio (No. 6-197 ; 3-chome Myojyo-cho ; Uji-shi ; Kyoto-fu JPX), Lead frame for enclosing semiconductor chips with resin.
  8. Williams,Vernon M.; Gifford,Michael D., Leadframe and method for reducing mold compound adhesion problems.
  9. Williams,Vernon M.; Gifford,Michael D., Leadframe and method for removing cleaning compound flash from mold vents.
  10. Zeiler, Thomas, Method for producing a semiconductor component with at least one encapsulated chip on a substrate.
  11. Hayashida, Tetsuya; Kasai, Norihiko, Method of manufacturing a semiconductor device in which a block molding package utilizes air vents in a substrate.
  12. Shih-Chang Lee TW; Gwo Liang Weng TW, Molding apparatus and molding method for flexible substrate based package.
  13. Lee Shih-Chang,TWX ; Weng Gwo Liang,TWX, Molding apparatus for flexible substrate based package.
  14. Meddles Dennis (Torrance CA), Molding process for semiconductor devices and lead frame structure therefor.
  15. Chiang, Wan-Lan; Lin, Kuang Hann; Peng, Chih-Ping, Semiconductor assembly that includes a power semiconductor die located in a cell defined by a patterned polymer layer.
  16. Chiang, Wan-Lan; Lin, Kuang Hann; Peng, Chih-Ping, Semiconductor assembly that includes a power semiconductor die located on a cell defined by first and second patterned polymer layers.
  17. Chiang, Wan-Lan; Lin, Kuang Hann; Peng, Chih-Ping, Semiconductor assembly that includes a power semiconductor die located on a cell defined by first and second patterned polymer layers.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로