최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0505046 (1983-06-16) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 48 인용 특허 : 9 |
An integrated circuit having a plurality of devices on a substrate is disclosed, wherein a plurality of metallization layers, separated by a plurality of insulating layers, are used to interconnect the devices. Each metallization layer is recessed in an upper portion of a corresponding dielectric la
A method of forming a planar conductor-insulator layer on a surface of an integrated circuit chip comprising the steps of: (a) forming an insulating layer on the surface of the integrated circuit chip, (b) forming a recess in the insulating layer, (c) depositing a layer of conductive material on th
※ AI-Helper는 부적절한 답변을 할 수 있습니다.