$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Interconnection lines for wafer-scale-integrated assemblies 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01P-003/08
출원번호 US-0719533 (1985-04-03)
발명자 / 주소
  • Frye Robert C. (Piscataway NJ) Tai King L. (Berkeley Heights NJ)
출원인 / 주소
  • American Telephone and Telegraph Company, AT&T Bell Laboratories (Murray Hill NJ 02)
인용정보 피인용 횟수 : 15  인용 특허 : 2

초록

In wafer-scale-integrated assemblies, microminiature transmission lines are utilized as interconnects on the wafer. The extremely small cross-sectional area of a typical such line results in its total line resistance being relatively large. Such a line exhibits signal reflections and resonances. In

대표청구항

A wafer-scale-integrated assembly comprising a substrate having a top surface, a ground plane overlying the top surface of said substrate, a dielectric layer overlying said ground plane, and a plurality of lossy interconnect lines on said dielectric layer, said lines having respective input ends and

이 특허에 인용된 특허 (2)

  1. Carlson Eric R. (Fair Haven NJ) Schneider Martin V. (Holmdel NJ) Trambarulo Ralph F. (Red Bank NJ), Technique for suppressing spurious resonances in strip transmission line circuits.
  2. Ho Chung W. (Mahopac NY), Thin film lossy line for preventing reflections in microcircuit chip package interconnections.

이 특허를 인용한 특허 (15)

  1. Schaper, Leonard W., Apparatus and method for providing low-loss transmission lines in interconnected mesh plane systems.
  2. Yang, Chih-Ming; Huang, Chien-Hao; Tsai, Chao-Nan; Hsieh, Ching-Feng; Chang, Chin-Ching; Tsai, Chun-Hsiung; Chang, Pi-Chi; Huang, Chih-Wei, Carrier for high frequency signals having conducting wires with roughness portions and a carrier layout method.
  3. Kenichiro Anjo JP; Masayuki Mizuno JP, Clock distribution circuit.
  4. Leonard W. Schaper, Electronic interconnection medium having offset electrical mesh plane.
  5. Schaper Leonard W., Electronic interconnection medium having offset electrical mesh plane.
  6. Fung Laurie P., Low inductance decoupling capacitor arrangement.
  7. Schaper Leonard W., Multichip module and method of forming same.
  8. Koga, Yuichi, Printed board, method for producing the same, and electronic device having the same.
  9. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  10. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  11. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  12. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  13. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  14. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  15. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로