$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor device and manufacturing method thereof 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/285
출원번호 US-0900523 (1986-08-26)
우선권정보 JP-0195837 (1985-09-06)
발명자 / 주소
  • Homma Yoshio (Tokyo JPX) Nishida Takashi (Tokyo JPX)
출원인 / 주소
  • Hitachi, Ltd. (Tokyo JPX 03)
인용정보 피인용 횟수 : 10  인용 특허 : 7

초록

A method of manufacturing a semiconductor device. An insulation film having an opening is formed on a semiconductor substrate. The opening is filled with an electrically conductive material so as to substantially flatten the top surface of the opening filled with an electrically conductive material,

대표청구항

A method of manufacturing a semiconductor device, comprising steps of: forming an insulation film having an opening on a semiconductor substrate; filling said opening with an electrically conductive material so as to substantially flatten the top end face of the filled opening; forming an intermedia

이 특허에 인용된 특허 (7)

  1. Lee Ed C. (Bloomington MN) Roberts Jon A. (Minnetonka MN), Integrated circuit bimetal layer.
  2. Deleonibus Simon (Grenoble FRX) Dubois Guy (St. Etienne de Crossey FRX), Method of fabrication of aluminum contacts through a thick insulating layer in an integrated circuit.
  3. Gigante Joseph R. (Beltsville MD) Ghoshtagore Rathindra N. (Columbia MD), Method of forming conductive interconnection between vertically spaced levels in VLSI devices.
  4. Moritz, Holger, Method of making conductive paths through a lamina in a semiconductor device.
  5. Cynkar Thomas E. (Centerville OH) House James G. (Kettering OH), Method of reworking upper metal in multilayer metal integrated circuits.
  6. Hazuki Yoshikazu (Tokyo JPX) Moriya Takahiko (Yokosuka JPX), Process for forming multi-layer interconnections.
  7. Hartmann Jol (Claix FRX), Process for the autopositioning of an interconnection line on an electric contact hole of an integrated circuit.

이 특허를 인용한 특허 (10)

  1. Wyborn Graeme Michael,GBX ; McGee Christopher,GBX ; Nicholls Howard Charles,GBX, Manufacture of semiconductor devices.
  2. Wyborn Graeme M. (Walton-on-Thames GBX) Nicholls Howard C. (Penylan GBX), Method of forming contacts in vias formed over interconnect layers.
  3. Jun Young Kwon,KRX, Method of purifying a metal line in a semiconductor device.
  4. Smith Gregory C. ; Bonifield Thomas D., Planarized selective tungsten metallization system.
  5. Ong T. P. ; Fiordalice Robert W. ; Venkatraman Ramnath ; Weitzman Elizabeth J., Process for fabricating a metallized interconnect.
  6. Ong T. P. ; Fiordalice Robert ; Venkatraman Ramnath, Process for fabricating a multilevel interconnect.
  7. Iwasaki, Tomio; Miura, Hideo; Nakajima, Takashi; Ohta, Hiroyuki; Nishihara, Shinji; Sahara, Masashi, Semiconductor device having aluminum alloy conductors.
  8. Iwasaki,Tomio; Miura,Hideo; Nakajima,Takashi; Ohta,Hiroyuki; Nishihara,Shinji; Sahara,Masashi, Semiconductor device having aluminum conductors.
  9. Fukasawa Yoshiharu (Yokohama JPX) Kawai Mituo (Yokohama JPX) Ishihara Hideo (Yokohama JPX) Umeki Takenori (Yokohama JPX) Oana Yasuhisa (Yokohama JPX), Sputtering alloy target and method of producing an alloy film.
  10. Serpelloni Michel (Les Bethune FRX) Ribadeau-Dumas Guillaume (Lambersart FRX), Sugar-based hard boiled sweet and process for its manufacture.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로