$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

도움말도움말
상세검색 다국어 입력

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기
내보내기 페이스북 공유 카카오톡 공유

Low resistance electrical interconnection for synchronous rectifiers

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) H01L-023/02   
미국특허분류(USC) 357/74 ; 357/41
출원번호 US-0918186 (1986-10-14)
발명자 / 주소
출원인 / 주소
인용정보 피인용 횟수 : 29  인용 특허 : 0
초록

A technique is disclosed for making the high current-carrying electrical interconnections to the power FET devices in a synchronous rectifier circuit with extremely low lead resistance. All such interconnections are made with solder and pliable copper straps instead of by conventional wire bonds.

대표
청구항
▼

A synchronous rectifier device comprising: an electrically conductive case; at least one power transistor having a drain region, a source region and a gate region; an electrically conductive substrate layer applied to said transistor in electrical contact with said drain region thereof, said substrate soldered to an interior surface of said case to secure said transistor to said case and form a low resistance electrical connection between said drain region and said case; means for forming an electrical interconnection to said gate region of said transist...

이 특허를 인용한 특허 피인용횟수: 29

  1. Crane, Jr., Stanford W.; Larcomb, Daniel; Krishnapura, Lakshminarasimha. Apparatus for and method of manufacturing a semiconductor die carrier. USP2005026857173.
  2. Estacio, Maria Cristina B.; Quinones, Maria Clemens Y.. Flip clip attach and copper clip attach on MOSFET device. USP2005036870254.
  3. Estacio,Maria Cristina B.; Quinones,Maria Clemens Y.. Flip clip attach and copper clip attach on MOSFET device. USP2006057052938.
  4. Mosley Joseph M. ; Portuondo Maria M. ; Taylor Drew L.. Low profile semiconductor die carrier. USP1998105824950.
  5. Crane ; Jr. Stanford W. ; Portuondo Maria M.. Method of manufacturing a semiconductor chip carrier. USP1998105819403.
  6. Bowman Wayne C. ; Chen Shiaw-Jong Steve. Method of mounting a power semiconductor die on a substrate. USP2000076083772.
  7. Crane ; Jr. Stanford W. ; Krishnapura Lakshminarasimha ; Li Yun ; Behar Moises ; Fuoco Dan ; Ahearn Bill. Multi-chip module having interconnect dies. USP2001076266246.
  8. Crane ; Jr. Stanford W. ; Krishnapura Lakshminarasimha ; Li Yun ; Behar Moises ; Fuoco Dan ; Ahearn Bill. Multi-chip module having interconnect dies. USP2000016016256.
  9. Bowman Wayne C. ; Chen Shiaw-Jong Stee. Package for a power semiconductor die and power supply employing the same. USP1999025872403.
  10. Jiahn-Chang Wu TW. Positioning of soldering pads in semiconductor diode package. USP2002106465885.
  11. Chou, Peter; Tian, Lucy; Fu, Ivan; Li, Samuel; Chou, May-Luen. Potted integrated circuit device with aluminum case. USP2012068198709.
  12. Bauer, Michael; Haimerl, Alfred; Kessler, Angela; Mahler, Joachim; Schober, Wolfgang. Power semiconductor device in lead frame employing connecting element with conductive film. USP2011098013441.
  13. Crane, Jr., Stanford W.; Portuondo, Maria M.. Prefabricated semiconductor chip carrier. USP2005126977432.
  14. Crane, Jr., Stanford W.; Portuondo, Maria M.. Prefabricated semiconductor chip carrier. USP2004126828511.
  15. Stanford W. Crane, Jr. ; Maria M. Portuondo. Prefabricated semiconductor chip carrier. USP2002016339191.
  16. Patel Amrit P.. Self-driven synchronous rectifier circuit for non-optimal reset secondary voltage. USP2001106301139.
  17. Satou, Yohihiro; Uno, Tomoaki; Matsuura, Nobuyoshi; Shiraishi, Masaki. Semiconductor device. USP2013118575733.
  18. Satou, Yukihiro; Uno, Tomoaki; Matsuura, Nobuyoshi; Shiraishi, Masaki. Semiconductor device. USP2012048159054.
  19. Satou, Yukihiro; Uno, Tomoaki; Matsuura, Nobuyoshi; Shiraishi, Masaki. Semiconductor device having a metal plate conductor. USP2009067554209.
  20. Satou, Yukihiro; Uno, Tomoaki; Matsuura, Nobuyoshi; Shiraishi, Masaki. Semiconductor device including DC-DC converter. USP2011098013430.
  21. Satou, Yukihiro; Uno, Tomoaki; Matsuura, Nobuyoshi; Shiraishi, Masaki. Semiconductor device including a DC-DC converter. USP2016089412701.
  22. Satou, Yukihiro; Uno, Tomoaki; Matsuura, Nobuyoshi; Shiraishi, Masaki. Semiconductor device including a DC-DC converter. USP2014088796827.
  23. Satou, Yukihiro; Uno, Tomoaki; Matsuura, Nobuyoshi; Shiraishi, Masaki. Semiconductor device including a DC-DC converter. USP2013018350372.
  24. Satou, Yukihiro; Uno, Tomoaki; Matsuura, Nobuyoshi; Shiraishi, Masaki. Semiconductor device with non-overlapping chip mounting sections. USP2009067554181.
  25. Mosley Joseph M. ; Portuondo Maria M.. Semiconductor die carrier having a dielectric epoxy between adjacent leads. USP1998105821457.
  26. Tabrizi, Behnam. Semiconductor packaging. USP2005036867499.
  27. Tabrizi,Behnam. Semiconductor packaging. USP2007037192810.
  28. Ko, Jun S.. Structure of charged coupled device. USP1994065321204.
  29. Fukushima, Daisuke. Surface mounting package. USP2005126977339.

IPC 상위 출원인