$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Multilayer thin film metallurgy for pin brazing 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
출원번호 US-0860408 (1986-05-07)
발명자 / 주소
  • Arnold Anthony F. (Poughkeepsie NY) Corso Joseph A. (Stormville NY) Kapur Shukla (Fishkill NY) Lange Walter F. (Longmont CO) Shih Da-Yuan (Poughkeepsie NY)
출원인 / 주소
  • International Business Machines Corporation (Armonk NY 02)
인용정보 피인용 횟수 : 21  인용 특허 : 2

초록

A multilayered thin film structure for attaching input/output pins to a ceramic substrate, and method of making the thin film structure are disclosed. A thin adhesion layer, which can suitably be a refractory metal such as titanium, vanadium, chromium or tantalum, is first formed on the surface of t

대표청구항

A multilayer metal structure for joining input/output pins to a glass ceramic substrate comprising the following layers in the following order: an adhesion layer deposited on the glass ceramic substrate; a stress reducing layer deposited over said adhesion layer, said stress reducing layer comprisin

이 특허에 인용된 특허 (2)

  1. Lesh ; deceased ; Nathan George ; BY Merchants National Bank of Alle ntown ; executor ; Morabito ; Joseph Michael ; Thomas ; III ; John Henr y, Conduction system for thin film and hybrid integrated circuits.
  2. Honn ; James J. ; Stuby ; Kenneth P., Electrical package for LSI devices and assembly process therefor.

이 특허를 인용한 특허 (21)

  1. Sharma Ravinder K. (Mesa AZ) Lytle William H. (Chandler AZ) Rogona Angela (Phoenix AZ) Hileman Bennett L. (Tempe AZ), Backside metallization scheme for semiconductor devices.
  2. Ahmad Umar Moez Uddin ; Bhatia Harsaran Singh ; Bhatia Satya Pal Singh ; Dalal Hormazdyar Minocher ; Price William Henry ; Purushothaman Sampath, Corrosion-free multi-layer conductor.
  3. Shinkai, Masayuki; Ishikawa, Takahiro; Kida, Masahiro, Different materials bonded member and production method thereof.
  4. Shinkai,Masayuki; Ishikawa,Takahiro; Kida,Masahiro, Different materials bonded member and production method thereof.
  5. Kaja Suryanarayana ; Reddy Srinivasa N. ; Wall Donald Rene, Direct brazing of refractory metal features.
  6. Morikawa Asao (Aichi JPX) Kondo Kazuo (Aichi JPX), Hermetically sealed ceramic package.
  7. Acarlar Muvaffak S. (Allentown PA), Hybrid package arrangement.
  8. Fogel, Keith E.; Ghosal, Balaram; Kang, Sung K.; Kilpatrick, Stephen; Lauro, Paul A.; Nye, III, Henry A.; Shih, Da-Yuan; Zupanski-Nielsen, Donna S., Interconnections for flip-chip using lead-free solders and having reaction barrier layers.
  9. Fogel,Keith E.; Ghosal,Balaram; Kang,Sung K.; Kilpatrick,Stephen; Lauro,Paul A.; Nye, III,Henry A.; Shih,Da Yuan; Zupanski Nielsen,Donna S., Interconnections for flip-chip using lead-free solders and having reaction barrier layers.
  10. Robert Lee Lewis ; Robert David Sebesta ; Daniel Martin Waits, Method for connecting an electrical device to a circuit substrate.
  11. Mitsuhiro Matsutomo JP, Method of forming a semiconductor device having a non-peeling electrode pad portion.
  12. Meier, Alan M.; Miller, David R.; Dickson, Kevin R.; Perkins, Roger S.; Ramarge, Michael M., Method of joining components using a silver-based composition.
  13. Yano Akihiro,JPX ; Kondo Yuji,JPX, Package having Au layer semiconductor device having Au layer.
  14. Lewis Robert Lee ; Sebesta Robert David ; Waits Daniel Martin, Process for connecting an electrical device to a circuit substrate.
  15. McClure Bonnie S. ; Stone David B., Resistivity control of CIC material.
  16. Ito, Masayasu; Miyawaki, Katsumi; Fujino, Junji, Semiconductor device.
  17. Takeoka,Sadami; Ohta,Mitsuyasu; Ichikawa,Osamu; Yoshimura,Masayoshi, Semiconductor wiring substrate, semiconductor device, method for testing semiconductor device, and method for mounting semiconductor device.
  18. Pedersen David V. (Scotts Valley CA) Finley Michael G. (Cambria CA) Sautter Kenneth M. (Sunnyvale CA), Silicon segment programming method and apparatus.
  19. Na Byoung-Sun,KRX ; Kim Dong-Gyu,KRX, Thin film transistors including silicide layer and multilayer conductive electrodes.
  20. Pedersen David V. (Scotts Valley CA) Finley Michael G. (Cambria CA) Sautter Kenneth M. (Sunnyvale CA), Vertical interconnect process for silicon segments.
  21. Narizuka,Yasumori; Itou,Mitsuko; Yamaguchi,Yoshihide; Tenmei,Hiroyuki, Wiring board and method for producing same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로