$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[미국특허] Pin grid array having seperate posts and socket contacts 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/14
  • H01L-023/12
  • H01L-023/54
출원번호 US-0433830 (1989-11-09)
발명자 / 주소
  • Shirling David J. (Waterbury CT)
출원인 / 주소
  • AMP Incorporated (Harrisburg PA 02)
인용정보 피인용 횟수 : 30  인용 특허 : 5

초록

Pin grid array has plate-like insulating support having oppositely facing first and second major surfaces. A plurality of first holes extend through the support on a first gird and a plurality of second holes extend through the support on a second grid which is displaced in the X and Y directions fr

대표청구항

A pin grid array comprising a monolithic insulating support having oppositely facing first and second major surfaces, a first plurality of holes extending entirely through the support from the first surface to the second surface, the first holes being located on a first square grid, contact sockets

이 특허에 인용된 특허 (5) 인용/피인용 타임라인 분석

  1. Thevenaz Armand (Auliens/Ollon CHX), Connector socket.
  2. Gedney ; Ronald Walker ; Rodite ; Robert Richard, Metallized ceramic and printed circuit module.
  3. Cassinelli Edgar R. (Marlboro MA), Method and apparatus for providing a carrier termination for a semiconductor package.
  4. Bennett, Benny M.; Meehan, Robert F.; Zell, Dale R., Modular receptacle pin grid array.
  5. Muehling Richard (Cranston RI), Plastic pin grid array chip carrier.

이 특허를 인용한 특허 (30) 인용/피인용 타임라인 분석

  1. Crane ; Jr. Stanford W. ; Larcomb Daniel ; Krishnapura Lakshminarasimha, Apparatus for and method of manufacturing a semiconductor die carrier.
  2. Crane, Jr., Stanford W.; Larcomb, Daniel; Krishnapura, Lakshminarasimha, Apparatus for and method of manufacturing a semiconductor die carrier.
  3. Crane, Jr., Stanford W.; Portuondo, Maria M.; Erickson, Willard; Bizzarri, Maurice, Backplane system having high-density electrical connectors.
  4. Crane, Jr.,Stanford W., Backplane system having high-density electrical connectors.
  5. Morgan, Chad William, Circuit board for an electrical connector assembly.
  6. Rathburn, James J., Composite contact for fine pitch electrical interconnect assembly.
  7. Crane ; Jr. Stanford W. ; Portuondo Maria M. ; Erickson Willard ; Bizzarri Maurice, Computer having a high density connector system.
  8. Crane ; Jr. Stanford W. ; Portuondo Maria M. ; Erickson Willard ; Bizzarri Maurice, Computer system having a modular architecture.
  9. Crane ; Jr. Stanford W. ; Portuondo Maria M. ; Cruz Edward V. ; Razo Vincent R. ; Fynn Shaun, Computer system having a motorized door mechanism.
  10. Crane ; Jr. Stanford W. (Boca Raton FL) Portuondo Maria M. (Boca Raton FL) Cruz Edward V. (Newbury Park CA) Razo Vincent R. (Granada Hills CA) Fynn Shaun (West Hollywood CA), Computer with two fans and two air circulation areas.
  11. Crane ; Jr. Stanford W., Electrical interconnect system with wire receiving portion.
  12. Crane ; Jr. Stanford W., High-density electrical interconnect system.
  13. Crane ; Jr. Stanford W., High-density electrical interconnect system.
  14. Crane ; Jr. Stanford W. (3934 NW. 57th St. Boca Raton FL 33496), High-density electrical interconnect system.
  15. Crane, Jr., Stanford W., High-density electrical interconnect system.
  16. Mosley Joseph M. ; Portuondo Maria M. ; Taylor Drew L., Low profile semiconductor die carrier.
  17. Crane ; Jr. Stanford W. ; Portuondo Maria M., Method of manufacturing a semiconductor chip carrier.
  18. Crane, Jr., Stanford W., Modular architecture for high bandwidth computers.
  19. Crane ; Jr. Stanford W. ; Portuondo Maria M. ; Erickson Willard ; Bizzarri Maurice, Passive backplane capable of being configured to a variable data path width corresponding to a data size of the pluggab.
  20. Crane, Jr., Stanford W.; Portuondo, Maria M., Prefabricated semiconductor chip carrier.
  21. Crane, Jr., Stanford W.; Portuondo, Maria M., Prefabricated semiconductor chip carrier.
  22. Stanford W. Crane, Jr. ; Maria M. Portuondo, Prefabricated semiconductor chip carrier.
  23. Li Che-yu ; Korhonen Matti A., Self-assembled low-insertion force connector assembly.
  24. Crane ; Jr. Stanford W. ; Portuondo Maria M., Semiconductor chip carrier affording a high-density external interface.
  25. Crane, Jr., Stanford W.; Portuondo, Maria M., Semiconductor chip carrier affording a high-density external interface.
  26. Crane, Jr.,Stanford W.; Portuondo,Maria M., Semiconductor chip carrier affording a high-density external interface.
  27. Crane ; Jr. Stanford W. ; Portuondo Maria M., Semiconductor chip carrier including an interconnect component interface.
  28. Mosley Joseph M. ; Portuondo Maria M., Semiconductor die carrier having a dielectric epoxy between adjacent leads.
  29. Crane ; Jr. Stanford W. ; Krishnapura Lakshminarasimha, Semiconductor die package for mounting in horizontal and upright configurations.
  30. Kennedy, Craig M.; Eisenberg, Donald S., Solder reserve transfer device and process.

활용도 분석정보

상세보기
다운로드
내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로