[특허]Tab method for implementing dynamic chip burn-in

[미국특허] Tab method for implementing dynamic chip burn-in 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-023/528 H01L-023/538
출원번호	US-0291841 (1988-12-29)
발명자 / 주소	Stone Jr. Earl H. (Essex VT)
출원인 / 주소	International Business Machines Corporation (Armonk NY 02)
인용정보	피인용 횟수 : 7 인용 특허 : 10

초록 ▼

A method and structure for implementing dynamic burn-in of semi-conductor chips in TAB processing is provided. The semi-conductor chips are mounted on a wire pattern formed on the obverse side of an insulating tape in a conventional way. The insulating tape has a plurality of openings extending therethrough, one opening between each adjacent location of a chip. Wires from the wiring pattern at each chip location pass over the openings on the obverse side of the tape. A second insulating tape is provided which has a series of parallel conductors formed on one surface thereof. The spacing of the conductors corresponds to the spacing of the wires over the openings. The second tape is applied to the reverse surface of the first tape with the conductors on the second tape in registration with the wires over the openings in the first tape and the wires are electrically bonded to the conductors. Thus, various voltage and signal levels can be supplied for all of the chips simultaneously during dynamic burn-in.

대표청구항 ▼

A method for forming a structure for implementing dynamic burn-in of semi-conductor chips wherein said chips are mounted serially on the circuit wiring formed on the obverse surface of an insulating tape, which method comprises; forming openings in said insulating tape extending through said tape between each chip location; forming a plurality of the circuit wires from each location to extend over said openings on the obverse side of the insulating tape; and forming a plurality of parallel extending conductors on the reverse side of said tape; said parallel conductors being formed to extend over said openings in registration with the lines on said obverse side of the tape; and bonding the conductors to the wires in the openings; whereby to provide electrical contacts for ground signal and power planes to each of said chips.

이 특허에 인용된 특허 (10) 인용/피인용 타임라인 분석

Lindberg Frank A. (Catonsville MD), Apparatus and method for tape bonding and testing of integrated circuit chips.
상세보기
Butt Sheldon H. (Godfrey IL) Voss Scott V. (Portola Valley CA), Heat dissipating interconnect tape for use in tape automated bonding.
상세보기
Voss Scott V. (Portola Valley CA), Heat dissipating interconnect tape for use in tape automated bonding.
상세보기
Thomas Donald A. (Titusville NJ), Interconnection technique using dielectric layers.
상세보기
Kratochvil Jiri (Sandy UT) Ho Nelson (West Valley UT) Janata Jiri (Salt Lake City UT), Method and apparatus for encapsulation of chemically sensitive field effect device.
상세보기
Masaki Hisashi (Tokyo JPX), Method of bonding IC unit.
상세보기
Butt Sheldon H. (Godfrey IL), Multi-layer circuitry.
상세보기
Sankhagowit Thanomsak (Sunnyvale CA), Pre-testable semiconductor die package.
상세보기
Proebsting Robert J. (Dallas TX), Single layer burn-in tape for integrated circuit.
상세보기
Bilowith James A. (Colchester VT) Dombroski Edward J. (Jericho VT) Guthrie William H. (Essex Junction VT) Noth Richard W. (Fairfax VT), Tape bonded semiconductor device.
상세보기

이 특허를 인용한 특허 (7) 인용/피인용 타임라인 분석

Bertin,Claude L.; Ellis,Wayne F.; Kellogg,Mark W.; Tonti,William R.; Zalesinski,Jerzy M.; Leas,James M.; Howell,Wayne J., Carrier for test, burn-in, and first level packaging.
상세보기
Bertin,Claude L.; Ellis,Wayne F.; Kellogg,Mark W.; Tonti,William R.; Zalesinski,Jerzy M.; Leas,James M.; Howell,Wayne J., Carrier for test, burn-in, and first level packaging.
상세보기
Woith Blake F. ; Feigenbaum Haim ; Szalay John Steven, Device for testing integrated circuit chips during vibration.
상세보기
Rates James T. (Longwood FL), Method for providing known good bare semiconductor die.
상세보기
Sasov Yuriy Dmitrievich,RUX, Method of manufacturing and checking electronic components.
상세보기
Bulawa Christine E., Methods for identifying inhibitors of fungal pathogenicity.
상세보기
Keith W. Goossen, System and method of transmission using coplanar bond wires.
상세보기

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

[미국특허] Tab method for implementing dynamic chip burn-in 원문보기