최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0549672 (1990-04-24) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 38 인용 특허 : 15 |
A wafer scale integration arrangement wherein integrated circuit die of varying size, fabrication processes, and function are commonly mounted in the same host wafer using a filled epoxy material of special characteristics. The mounting epoxy material also serves as a substrate for the die interconn
A wafer scale integration multiple die integrated circuit structure comprising the combination of: a semiconductor wafer host member having top and bottom planar surfaces; a plurality of receptacle wells each having lateral and bottom surfaces received in selected top surface locations of said wafer
※ AI-Helper는 부적절한 답변을 할 수 있습니다.