$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Power semiconductor apparatus 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H02H-007/20
  • H01L-028/78
출원번호 US-0365765 (1989-06-14)
발명자 / 주소
  • Fujimoto Hiroshi (Kariya JPX) Yamaoka Masami (Anjo JPX) Tsuzuki Yukio (Aichi JPX)
출원인 / 주소
  • Nippondenso Co., Ltd. (Kariya JPX 03)
인용정보 피인용 횟수 : 12  인용 특허 : 0

초록

A power MOS transistor and a current sensing MOS transistor have a common drain electrode connected to a load. The gates of these MOS transistors are commonly controlled in response to an input control signal. A load current sensing resistor element is connected between the source electrodes of thes

대표청구항

A power semiconductor apparatus comprising: a control element comprising a first insulated gate type transistor ON/OFF-controlled in response to an input control signal; a load sensing resistor element for generating a voltage signal corresponding to an amount of current to be supplied to said contr

이 특허를 인용한 특허 (12)

  1. Thomas Schmacht DE, Circuit arrangement and method for protecting a control element against overcurrent.
  2. Lee, Dongho; Smith, David E., Detection circuitry.
  3. Houston Theodore W. (Richardson TX), Power reduction in a temperature compensating transistor circuit.
  4. Quoirin Jean-Baptiste,FRX ; Jalade Jean,FRX ; Sanchez Jean-Louis,FRX ; Laur Jean-Pierre,FRX, Self-locking static micro-circuit breaker.
  5. Maekawa, Yuya; Torii, Katsuyuki, Semiconductor device and control method thereof.
  6. Harada, Yuji; Sawada, Kazuyuki; Niwayama, Masahiko; Okita, Masaaki, Semiconductor device and method for fabricating the same.
  7. Ueno, Katsunori, Semiconductor device comprising an IGBT and a constant voltage circuit having switches and normally-on type MOSFETs connected in parallel.
  8. Sakamoto Kozo (Hechiouji JPX) Yoshida Isao (Nishitama-gun JPX) Morikawa Masatoshi (Hachiouji JPX) Ohtaka Shigeo (Takasaki JPX) Tsunoda Hideki (Akishima JPX), Semiconductor device having a protection circuit, and electronic system including the same.
  9. Ausserlechner, Udo; Motz, Mario, Stress sensing devices and methods.
  10. Ausserlechner, Udo; Motz, Mario, Stress sensing devices and methods.
  11. Kenji Kouno JP, Surge preventing circuit for an insulated gate type transistor.
  12. Devarajan,Vijayalakshmi; Carpenter, Jr.,John H.; Amey,Benjamin Lee, Thermal shutdown trip point modification during current limit.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로