[특허]NRZ clock and data recovery system employing phase lock loop

NRZ clock and data recovery system employing phase lock loop 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H03L-007/087
출원번호	US-0665861 (1991-03-07)
발명자 / 주소	Hershberger David L. (Nevada City CA)
출원인 / 주소	The Grass Valley Group, Inc. (Nevada City CA 02)
인용정보	피인용 횟수 : 26 인용 특허 : 0

초록 ▼

An improved NRZ clock and data recovery system lends itself to integration, includes a NRZ phase detector, an NRZ frequency detector and a lock detector, and provides automatic centering of the clock edge within the bit interval in a manner that is independent of analog delays and process and temperature variations. NRZ data is applied to one side of an exclusive-OR gate and a twice delayed version of the NRZ data is applied to the other side. The output of the XOR gate, a “blivet”signal, is applied to a NRZ phase detector comprising two AND gates, one of which has as its other input a recovered clock signal output of a VCO and the other of which has as its other input an inverted version of the recovered clock signal. The “up”and “down”outputs of the AND gates indicate which direction a frequency control signal should change the VCO frequency. A data holding flip-flop whose input is a once delayed version of the NRZ data is clocked with the recovered clock signal. The NRZ frequency detector monitors the state of the recovered clock signal on opposite edges of the blivet to detect too-high, too low and good conditions. The results of the detection can be ignored if a lock signal indicates that the phase lock loop is locked. The lock detector consists of a saturating up/down counter that is incremented by one when good blivets occur and is decremented by four when not-good blivets occur.

대표청구항 ▼

An NRZ data recovery system comprising: a first delay element coupled to receive the NRZ input and producing a once delayed NRZ output; a second delay element producing a delay substantially equal to that produced by the first delay element, the second delay element being coupled to receive the once delayed NRZ output of the first delay element and producing a twice delayed NRZ output; an exclusive-OR gate coupled to receive the NRZ input and the twice delayed NRZ output and producing a blivet signal when the state of the NRZ input is different from the state of the twice delayed NRZ output; a controllable oscillator coupled to receive the blivet signal and producing a recovered NRZ clock signal; and data recovery means coupled to receive the once delayed NRZ output of the first delay element and the recovered NRZ clock signal and producing a recovered NRZ data output.

이 특허를 인용한 특허 (26)

Miyanaga,Kenji; Kimura,Tomohiro; Mori,Kenichi; Takai,Hitoshi, Ask demodulation device and wireless device using the same.
상세보기
Oakley, John R.; Padmanabhan, Uday; Soni, Samir J., Asynchronous data recovery methods and apparatus.
상세보기
Asaduzzaman,Kazi; Wong,Wilson, Clock and data recovery circuits.
상세보기
Noh, Hyunjin, Clock detectors and methods of detecting clocks.
상세보기
Anderson Michael B., Clock recovery circuit.
상세보기
Tagami Hitoyuki,JPX ; Motoshima Kuniaki,JPX, Clock reproduction and identification apparatus.
상세보기
Guillot, François, Device for reconstructing the clock of an NRZ signal, and associated transmission system.
상세보기
Lee, Hyuek-Jae; Hong, Sung-Yong, Device for recovering burst-mode optical clock.
상세보기
Johnson Luke A., Differentiator, rectifier, mixer, and low-pass filter circuit.
상세보기
Bates, Colin, Digital low frequency detector.
상세보기
Mahanavelu,Ravindran; Heydari,Payam, Distributed delay-locked-based clock and data recovery systems.
상세보기
Mahanavelu,Ravindran; Heydari,Payam, Distributed delay-locked-based clock and data recovery systems.
상세보기
Alimi, Evropej, Frequency phase detection three phase system.
상세보기
Rainbolt Joey L., Low jitter digital extraction of data from serial bitstreams.
상세보기
Doberenz, Philip W., Method and apparatus for generating a clock signal.
상세보기
Doberenz, Philip W., Method and apparatus for generating a clock signal.
상세보기
Liang, Che-Fu; Hwu, Sy-Chyuan; Tu, Yu-Hsuan, Methods for calibrating gated oscillator and oscillator circuit utilizing the same.
상세보기
Williams Bertrand J. (Campbell CA), Modified bang-bang phase detector with ternary output.
상세보기
Kuwata Naoki,JPX ; Yamamoto Takuji,JPX, Phase detector and timing extracting circuit using phase detector.
상세보기
Bladh Mats,SEX, Phase detector arrangement.
상세보기
Wei Fangxing,CAX ; Kwasniewski Tadeusz,CAX, Pipelined phase detector for clock recovery.
상세보기
Brauns Gregory Thomas (Whitehall Township ; Lehigh County PA) Ramachandran Ramasubramaniam (King of Prussia PA), Refined timing recovery circuit.
상세보기
Llewellyn William D. (San Jose CA), Simplified window de-skewing in a serial data receiver.
상세보기
Karlquist,Richard K., System and methods of recovering a clock from NRZ data.
상세보기
Luhman, Ricky K.; Devlin, Dennis J., System for extracting a clock signal and a digital data signal from a modulated carrier signal in receiver.
상세보기
Mizuhara Osamu, Timing and data recovery circuit for ultra high speed optical communication system.
상세보기

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

NRZ clock and data recovery system employing phase lock loop 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (26)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

이 특허와 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

NRZ clock and data recovery system employing phase lock loop 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (26)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

이 특허와 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트