$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor device with incorporated stress reducing means 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/28
출원번호 US-0696698 (1991-05-07)
우선권정보 JP-0118427 (1990-05-08); JP-0051113 (1990-05-16); JP-0126140 (1990-05-16); JP-0080068 (1991-04-12)
발명자 / 주소
  • Kasahara Yoshihiko (Suwa JPX) Ito Tatsuro (Suwa JPX)
출원인 / 주소
  • Seiko Epson Corporation (Tokyo JPX 03)
인용정보 피인용 횟수 : 17  인용 특허 : 0

초록 ▼

A semiconductor device comprises a semiconductor chip mounted within a prepared aperture formed in a flexible film carrier. A conductive lead pattern is formed on the surface of the film carrier and the inner lead ends of the lead pattern project over and into the film aperture in aligned relation w

대표청구항 ▼

A semiconductor device comprising a semiconductor chip mounted within an aperture formed in a film carrier having a planar surface, a lead pattern comprising a plurality of spatially disposed conductive leads formed on said planar surface with inner lead ends projected into and over a peripheral edg

이 특허를 인용한 특허 (17)

  1. Kinsman,Larry D.; Allen,Timothy J.; Brooks,Jerry M., Assembly method for semiconductor die and lead frame.
    상세보기
  2. Tandy, Patrick W., Compression layer on the lead frame to reduce stress defects.
    상세보기
  3. Patrick W. Tandy, Compression layer on the leadframe to reduce stress defects.
    상세보기
  4. Tandy Patrick W., Compression layer on the leadframe to reduce stress defects.
    상세보기
  5. Tandy Patrick W., Compression layer on the leadframe to reduce stress defects.
    상세보기
  6. Deng, Tao; Arias, Francisco; Ismagilov, Rustem F.; Kenis, Paul J. A.; Whitesides, George M., Fabrication of metallic microstructures via exposure of photosensitive compostion.
    상세보기
  7. Hashimoto Nobuaki,JPX, Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, and method of making the same, mounted board, and electronic device.
    상세보기
  8. Inaba Takehito,JPX, Lead-on-chip type semiconductor device having thin plate and method for manufacturing the same.
    상세보기
  9. Tandy Patrick W., Method for fabricating a compression layer on the dead frame to reduce stress defects.
    상세보기
  10. Okutomo Takayuki (Kawasaki JPX) Ikemizu Morihiko (Kawasaki JPX), Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame.
    상세보기
  11. Kinsman, Larry D.; Allen, Timothy J.; Brooks, Jerry M., Methods for stress reduction feature for LOC lead frame.
    상세보기
  12. Ewer Peter R.,GBX, Stress clip design.
    상세보기
  13. Kinsman Larry D. ; Allen Timothy J. ; Brooks Jerry M., Stress reduction feature for LOC lead frame.
    상세보기
  14. Kinsman, Larry D.; Allen, Timothy J.; Brooks, Jerry M., Stress reduction feature for LOC lead frame.
    상세보기
  15. Larry D. Kinsman ; Timothy J. Allen ; Jerry M. Brooks, Stress reduction feature for LOC lead frame.
    상세보기
  16. Kang, Sin-Gu, Tape carrier package.
    상세보기
  17. Yoo, Dae Sung; Koo, Han Mo; Park, Ki Tae; Lim, Jun Young; Hong, Tae Ki, Tape for electronic devices with reinforced lead crack.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로