$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of reducing the trap density of an oxide film for application to fabricating a nonvolatile memory cell 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/324
출원번호 US-0868572 (1992-04-15)
우선권정보 JP-0082548 (1991-04-15)
발명자 / 주소
  • Fukatsu Shigemitsu (Okazaki JPX) Asai Akiyoshi (Nisshin JPX)
출원인 / 주소
  • Nippondenso Co., Ltd. (Kariya JPX 03)
인용정보 피인용 횟수 : 8  인용 특허 : 0

초록

The present invention is intended to provide a method of fabricating an EEPROM having excellent endurance characteristics. A work obtained by processing a substrate (1) by a wafer processing process including a passivating process and having a tunnel oxide film, an aluminum wiring film and a passiva

대표청구항

A method of fabricating a semiconductor device which has an oxide film to which an electric field is applied, said method comprising the steps of: forming said oxide film on a substrate; forming a passivation film over said substrate and said oxide film at a first processing temperature whereby carr

이 특허를 인용한 특허 (8)

  1. Shuto Susumu,JPX ; Tanaka Miwa,JPX ; Sonoda Masahisa,JPX ; Idaka Toshiaki,JPX ; Sasaki Kenichi,JPX ; Mori Seiichi,JPX, Anneal technique for reducing amount of electronic trap in gate oxide film of transistor.
  2. Tsutomu Kawaguchi JP; Shigemitsu Fukatsu JP; Mitsutaka Katada JP, Charge retention lifetime evaluation method for nonvolatile semiconductor memory.
  3. Fan, Tso-Hung; Lu, Tao-Cheng, Method for fabricating nitride read only memory.
  4. Liu, Chen-Chin, Method for fabricating nitride read-only memory.
  5. Chang Kuang-Yeh (Los Gatos CA) Nariani Subhash R. (San Jose CA) Boardman William J. (San Jose CA), Method of making flash memory cell.
  6. Ghneim Said N. ; Fulford ; Jr. H. Jim, Method of making non-volatile memory device having a floating gate with enhanced charge retention.
  7. Ghneim Said N. ; Fulford ; Jr. H. Jim, Non-volatile memory device having a floating gate with enhanced charge retention.
  8. Ghio Emilio,ITX ; Alba Simone,ITX ; Colognese Andrea,ITX, Process for the repair of floating-gate non-volatile memories damaged by plasma treatment.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로