$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Data transfer device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G11C-008/00
출원번호 US-0976409 (1992-11-13)
우선권정보 JP-0299107 (1991-11-14)
발명자 / 주소
  • Teruyama Tatsuo (Kanagawa JPX)
출원인 / 주소
  • Kabushiki Kaisha Toshiba (Kawasaki JPX 03)
인용정보 피인용 횟수 : 20  인용 특허 : 0

초록

A data transfer device for controlling data transfer among memories includes a first bus control section for transferring addresses to the first memory through a first address bus, and for controlling input and output of a group of first control signals required to access the first memory. Also incl

대표청구항

A data transfer device for controlling data transfer among data storage means comprising a first data storage means and a second data storage means which are connected through data buses and address buses, the address buses including a first address bus and a second address bus, comprising: first bu

이 특허를 인용한 특허 (20)

  1. Chappel John F.,CAX ; Tresidder Michael J.,CAX, Bi-directional asynchronous transfer scheme using a single handshake.
  2. Matsui Toshiya,JPX, Data control system.
  3. Fujiyama Hiroyuki,JPX, Data transfer control method and apparatus for performing consecutive burst transfer operations with a simple structure.
  4. Toda Haruki,JPX, Data transfer system for transferring data in synchronization with system clock and synchronous semiconductor memory.
  5. Ware, Frederick A.; Tsern, Ely K.; Perego, Richard E.; Hampel, Craig E., Memory component that samples command/address signals in response to both edges of a clock signal.
  6. Ware, Frederick A.; Tsern, Ely K.; Perego, Richard E.; Hampel, Craig E., Memory component with terminated and unterminated signaling inputs.
  7. Ware, Frederick A.; Tsern, Ely K.; Perego, Richard E.; Hampel, Craig E., Memory controller.
  8. Ware, Frederick A.; Tsern, Ely K.; Perego, Richard E.; Hampel, Craig E., Memory controller.
  9. Ware, Frederick A.; Tsern, Ely K.; Perego, Richard E.; Hampel, Craig E., Memory controller.
  10. Ware, Frederick A.; Tsern, Ely K.; Perego, Richard E.; Hampel, Craig E., Memory controller.
  11. Ware, Frederick A.; Tsern, Ely K.; Perego, Richard E.; Hampel, Craig E., Memory controller that enforces strobe-to-strobe timing offset.
  12. Ware, Frederick A., Memory controller with clock-to-strobe skew compensation.
  13. Ware, Frederick A., Memory controller with clock-to-strobe skew compensation.
  14. Ware, Frederick A., Memory controller with clock-to-strobe skew compensation.
  15. Ware, Frederick A.; Tsern, Ely K.; Perego, Richard E.; Hampel, Craig E., Memory module.
  16. Ware, Frederick A.; Tsern, Ely K.; Perego, Richard E.; Hampel, Craig E., Memory module.
  17. James Larry C. ; Cochcroft ; Jr. Arthur F. ; Washington Peter ; McDonald Edward A., Method and apparatus for determining memory page access information in a non-uniform memory access computer system.
  18. Noguchi,Mineo, Semiconductor integrated circuit.
  19. Kurokawa,Isamu; Muto,Junichi; Takeuchi,Hisaharu; Hiramatsu,Shinichi; Tsukada,Masaru, Storage system with a data sort function.
  20. Poisner David I., System for programming peripheral with address and direction information and sending the information through data bus or.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로