[특허]Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns

Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H05K-001/11
출원번호	US-0545793 (1990-06-29)
발명자 / 주소	Haller Theodore R. (Scotia NY) Wojnarowski Robert J. (Ballston Lake NY)
출원인 / 주소	General Electric Company (Schenectady NY 02)
인용정보	피인용 횟수 : 26 인용 특허 : 0

초록 ▼

Mispositioning of chips in a high density interconnect structure is compensated for by including a layer having alignment conductor in the high density interconnect structure without requiring adaptation of the signal conductor metallization levels of the high density interconnect structure. One level, two levels or more of alignment conductor may be employed. The alignment levels of the high density interconnect structure are preferably a ground plane, and if two layers of alignment conductors are provided, a power plane.

대표청구항 ▼

In an electronic system of the type including a plurality of electronic components each including contact pads, a high density interconnect structure bonded to said components and including dielectric material and a pattern of conductors disposed on or in said dielectric material, the conductors of said high density interconnect structure electrically interconnecting said contact pads of said electronic components, the improvement comprising: said pattern of conductors of said high density interconnect structure including a component alignment conductor layer and a signal conductor layer; said dielectric material of said high density interconnect structure including a first layer of dielectric material bonded to said electronic components; said component alignment conductor layer is a power or ground layer disposed on said first layer of dielectric material and including a plurality of alignment conductors, each of which overlaps an associated one of said contact pads, said first layer of dielectric material having a plurality of first via holes therein, each of said first via holes being disposed within the overlap between one of said contact pads and its associated alignment conductor; each of said alignment conductors extending into ohmic contact with its associated contact pad in the one of said first via holes which is disposed in their overlap; said dielectric material of said high density interconnect structure including a second layer of dielectric material disposed over said component alignment conductor layer and exposed portions of said first layer of dielectric material; said signal conductor layer being disposed on said second layer of dielectric material and including conductive runs and a plurality of signal conductor cover pads each associated with a particular one of said contact pads; said second layer of dielectric material having a plurality of second via holes therein, each of said second via holes being disposed in an overlap between one of said alignment conductors and an associated one of said signal conductor cover pads which extends into ohmic contact with that alignment conductor in that second via hole; an alignment conductor and its associated contact pad and its associated signal conductor cover pad comprising an associated set in which the contact pad is connected to its associated signal conductor cover pad by the alignment conductor; and in at least one of said associated sets, said signal conductor cover pad is not aligned over a center line of the alignment conductor.

이 특허를 인용한 특허 (26)

Harvey, Paul Marlan, Ball grid array package construction with raised solder ball pads.
상세보기
Harvey,Paul Marlan, Ball grid array package construction with raised solder ball pads.
상세보기
Lee, Jin-Yuan; Lin, Mou-Shiung; Huang, Ching-Cheng, Chip structure and process for forming the same.
상세보기
Lee, Jin-Yuan; Lin, Mou-Shiung; Huang, Ching-Cheng, Chip structure and process for forming the same.
상세보기
Lee,Jin Yuan; Lin,Mou Shiung; Huang,Ching Cheng, Chip structure and process for forming the same.
상세보기
Lin, Mou-Shiung; Lee, Jin-Yuan; Huang, Ching-Cheng, Chip structure and process for forming the same.
상세보기
Lin,Mou Shiung; Lee,Jin Yuan; Huang,Ching Cheng, Chip structure and process for forming the same.
상세보기
Kitajima, Hiromichi, Circuit module.
상세보기
Koontz Jerry D. ; Coffin Donald F., Digital signal processing assembly and test method.
상세보기
Harvey, Paul Marlan, Flex-based IC package construction employing a balanced lamination.
상세보기
Shih,Min Yi; Kapusta,Christopher James; Kornrumpf,William Paul; Nielsen,Matthew Christian; Dasgupta,Samhita; Breitung,Eric Michael, Interconnect device.
상세보기
Hedler, Harry; Pohl, Jens; Woerner, Holger, Method for applying rewiring to a panel while compensating for position errors of semiconductor chips in component positions of the panel.
상세보기
Harvey, Paul Marlan, Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction.
상세보기
Harvey, Paul Marlan, Method of ball grid array package construction with raised solder ball pads.
상세보기
Lin, Mou-Shiung; Lee, Jin-Yuan; Huang, Ching-Cheng, Process of fabricating a chip structure.
상세보기
Kiyoshi Takahashi JP, Semiconductor device having micro-wires designed for reduced capacitive coupling.
상세보기
Kwong,Herman; Difilippo,Luigi; Duxbury,Guy; Marcanti,Larry, Technique for accommodating electronic components on a multiplayer signal routing device.
상세보기
Fulford ; Jr. H. Jim ; Gardner Mark I. ; Hause Fred N., Test structure responsive to electrical signals for determining lithographic misalignment of conductors relative to vias.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Hoinkis, Mark D.; Hierlemann, Matthias P.; Fayaz, Mohammed Fazil; Cowley, Andy; Kaltalioglu, Erdum, Via density rules.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (26)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (26)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트