$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

High resolution programmable pulse generator employing controllable delay 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-003/86
출원번호 US-0985405 (1992-12-04)
발명자 / 주소
  • Dickol John E. (Poughkeepsie NY) Do Dinh L. (San Jose CA) Gruodis Algirdas J. (Wappingers Falls NY)
출원인 / 주소
  • International Business Machines Corporation (Armonk NY 02)
인용정보 피인용 횟수 : 22  인용 특허 : 0

초록

A programmable pulse generator that uses high resolution programmable delay circuits (HRPDCs) as building blocks, each of which is capable of changing timing “on-the-fly”, i.e., modifying the programmable delay within one tester cycle and without the limitations of existing delay circuits. The pulse

대표청구항

A programmable delay circuit, comprising: a 1-to-N demultiplexer, wherein N is a positive integer receiving a clock signal with a cycle time, said demultiplexer having N outputs; N logic gates connected in series to each other, each of said gates being respectively controlled by one of said N output

이 특허를 인용한 특허 (22)

  1. Masahiro Kamoshida JP; Haruki Toda JP; Tsuneaki Fuse JP; Yukihito Oowaki JP, Apparatus comprising clock control circuit, method of controlling clock signal and device using internal clock signal synchronized to external clock signal.
  2. Koester, Thorsten, Circuit and method for controllably delaying an input signal, and microscope, and method for controlling a microscope.
  3. Toda Haruki,JPX, Clock control circuit.
  4. Toda Haruki,JPX, Clock control circuit.
  5. Toda Haruki,JPX, Clock control circuit.
  6. Lin-Shih Liu ; Syed Babar Raza ; Hagop Nazarian ; George M. Ansel ; Stephen M. Douglass ; Jeffrey Scott Hunt, High speed configuration independent programmable macrocell.
  7. Heyne Patrick,DEX, Integrated circuit with adjustable delay unit.
  8. Bunce, Paul A.; Davis, John D.; Henderson, Diana M.; Vora, Jigar J., Internal bypassing of memory array devices.
  9. Bunce, Paul A.; Davis, John D.; Henderson, Diana M.; Vora, Jigar J., Jam latch for latching memory array output data.
  10. Dreps, Daniel Mark; Ferraiolo, Frank David; Hao, Jing Fang, Linear delay element providing linear delay steps.
  11. Dragula, Joshua M.; Montrose, Charles J., Memory tester design for soft error rate (SER) failure analysis.
  12. Bunce, Paul A.; Davis, John D.; Henderson, Diana M.; Vora, Jigar J., Port enable signal generation for gating a memory array device output.
  13. Huang Chi-Jung ; Li Ken Ming, Programmable delay timing calibrator for high speed data interface.
  14. Thomas W. Voshell ; R. Brent Lindsay, Programmable pulse generator and method for using same.
  15. Voshell Thomas W. ; Lindsay R. Brent, Programmable pulse generator and method for using same.
  16. Fagan, John L.; Bossard, Mark, Selectable delay pulse generator.
  17. Bunce, Paul A.; Davis, John D.; Henderson, Diana M.; Vora, Jigar J., Split voltage level restore and evaluate clock signals for memory address decoding.
  18. Okajima, Yoshinori, Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof.
  19. Okajima,Yoshinori, Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof.
  20. Okajima,Yoshinori, Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof.
  21. Foley, David P., Timing generator for generating high resolution pulses having arbitrary widths.
  22. Lee,Andy L.; Lai,Gary; Zhang,Changsong; Betz,Vaughn; Fung,Ryan, Variable delay circuitry.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로