[특허]Method for automatic isolation of functional blocks within integrated circuits

Method for automatic isolation of functional blocks within integrated circuits 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	G01R-031/28
출원번호	US-0893629 (1992-06-05)
발명자 / 주소	Bell Martin J. (Santa Clara CA) Samad Muhammad A. (San Jose CA)
출원인 / 주소	VLSI Technology, Inc. (San Jose CA 02)
인용정보	피인용 횟수 : 23 인용 특허 : 0

초록 ▼

A system for generating configurations for isolation circuits that can be designed into ASIC chips such that the isolation circuits are transparent during normal operation of the host chip but allow the embedded functional blocks to be readily isolated and accessed for testing via the host chip\s pa

대표청구항 ▼

A method of sequentially testing a plurality of functional blocks having data ports within an integrated circuit having external circuit connectors using isolation circuits that are substantially transparent during normal operation of the integrated circuit, comprising the steps of: a) assigning designations to the functional blocks to be tested; b) selecting the external circuit connectors of the integrated circuit to which respective ports of each of the functional blocks to be tested are to be connected for testing; c) for each selected external connector, embedding a first multiplexer in the integrated circuit for multiplexing system signals in the integrated circuit with test signals associated with testing the functional blocks, said first multiplexer having a select port; d) controlling the select port of the first multiplexer with a signal which identifies whether or not the integrated circuit is in a test mode; e) for each selected pad and each set of two or more functional blocks that are to be connected to the pad for testing, embedding in the integrated circuit a second multiplexer circuit having a select port and an output port, with the output of the second multiplexer circuit connected to the first multiplexer; and f) simultaneous with step d), controlling the select port of the second multiplexer circuit with a signal which uniquely identifies the functional block to be tested; whereby each functional block, when identified as the functional block to be tested, is connected through said first and second multiplexers directly to a selected external circuit connector.

이 특허를 인용한 특허 (23)

Nai-Shung Chang TW, Debugging device for a system controller chip to correctly lead its signals to IC leads.
상세보기
Kadowaki Yukio,JPX, Digital signal processing device.
상세보기
Biewenga, Alexander Sebastian; Van De Logt, Leon Albertus; De Jong, Franciscus Gerardus Maria; Lousberg, Guillaume Elisabeth Andreas, Electronic circuit and method for testing.
상세보기
Baxter William F. ; Gelinas Robert G. ; Guyer James M. ; Huck Dan R. ; Hunt Michael F. ; Keating David L. ; Kimmell Jeff S. ; Roux Phil J. ; Truebenbach Liz M. ; Valentine Rob P. ; Weiler Pat J. ; Co, High availability computer system and methods related thereto.
상세보기
Bauer Regine,DEX ; Krause Gunnar,DEX, Integrated circuit with two operating states.
상세보기
Clyde Musgrave ; James L. Cambier, Iris imaging telephone security module and method.
상세보기
Clyde Musgrave ; James L. Cambier, Iris imaging telephone security module and method.
상세보기
Walther Ronald Gene, Isolated scan paths.
상세보기
Grupp, Richard J.; Ockunzzi, Kelly A.; Taylor, Mark R., Mechanism to provide test access to third-party macro circuits embedded in an ASIC (application-specific integrated circuit).
상세보기
Grupp,Richard J.; Ockunzzi,Kelly A.; Taylor,Mark R., Mechanism to provide test access to third-party macro circuits embedded in an ASIC (application-specific integrated circuit).
상세보기
Burger, Michel C., Method and apparatus for third party control of a device.
상세보기
Burger, Michel C., Method and apparatus for third party control of a device.
상세보기
Hendricks Matthew C. (Palo Alto CA) Allen Ernest (Hillsboro OR), Method and apparatus of testing an integrated circuit device.
상세보기
Porterfield, A. Kent, Method and system for partial-scan testing of integrated circuits.
상세보기
Porterfield, A. Kent, Method and system for partial-scan testing of integrated circuits.
상세보기
Porterfield,A. Kent, Method and system for partial-scan testing of integrated circuits.
상세보기
Cambier, James L.; Siedlarz, John E., Portable authentication device and method using iris patterns.
상세보기
Deb, Biswa M.; Gupta, Rajat, Reducing tester channels for high pinout integrated circuits.
상세보기
McLaurin,Teresa Louise, Resetting latch circuits within a functional circuit and a test wrapper circuit.
상세보기
Clyde Musgrave ; James L. Cambier, System and method of animal identification and animal transaction authorization using iris patterns.
상세보기
Porterfield, A. Kent, System for partial scan testing of integrated circuits.
상세보기
Stoll, Chris N.; Nappi, Chris P.; Redford, George R.; Vogler, Jayson D.; Waheed, Khurram, Systems and methods for concurrently testing master and slave devices in a system on a chip.
상세보기
Cherichetti Cory Ansel ; Colyer Peter Stewart ; Stauffer David Robert, Test mode matrix circuit for an embedded microprocessor core.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Method for automatic isolation of functional blocks within integrated circuits 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (23)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Method for automatic isolation of functional blocks within integrated circuits 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (23)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트