$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Power control technique for a computer system to provide adjustable storage and non-storage access times and an adjustab 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-013/10
출원번호 US-0066303 (1993-05-21)
우선권정보 JP-0130807 (1992-05-22)
발명자 / 주소
  • Doi Katsuo (Sakurai JPX)
출원인 / 주소
  • Sharp Kabushiki Kaisha (Osaka JPX 03)
인용정보 피인용 횟수 : 21  인용 특허 : 0

초록

A power control apparatus having a plurality of external devices and adapted to be used for a computer system and to reduce the power consumption in an idle state, the apparatus includes a processing unit for receiving a signal from at least one of the plurality of external devices and for outputtin

대표청구항

A power control apparatus having a plurality of external devices and used for a computer system and to reduce the power consumption in an idle state, the apparatus comprising: processing means for receiving a signal from at least one of said plurality of external devices and for outputting an instru

이 특허를 인용한 특허 (21)

  1. Fan, Xiaobo; Hennecke, Mark D.; Heath, Taliver Brooks, Accurate power allotment.
  2. Evoy David R. (Tempe AZ), Apparatus for monitoring distributed I/O device by providing a monitor in each I/O device control for generating signals.
  3. Ramsey Jens K. ; Stevens Jeffrey C. ; Tubbs Michael E. ; Stancil Charles J., Circuit for placing a cache memory into low power mode in response to special bus cycles executed on the bus.
  4. Weber, Wolf-Dietrich; Fan, Xiaobo; Barroso, Luiz Andre, Computer and data center load determination.
  5. Weber, Wolf-Dietrich; Fan, Xiaobo; Barroso, Luiz Andre, Computer and data center load determination.
  6. Weber, Wolf-Dietrich; Fan, Xiaobo; Barroso, Luiz Andre, Computer and data center load determination.
  7. Weber, Wolf-Dietrich; Fan, Xiaobo; Barroso, Luiz Andre, Data center load monitoring for utilizing an access power amount based on a projected peak power usage and a monitored power usage.
  8. Shibuya, Noboru; Agata, Kenichi; Miyano, Akihiro, General-purpose computer and copyright management method for use therein.
  9. Weber, Wolf-Dietrich; Fan, Xiaobo; Barroso, Luiz Andre, Load control in a data center.
  10. Weber, Wolf-Dietrich; Fan, Xiaobo; Barroso, Luiz Andre, Load control in a data center.
  11. Maiyuran, Subramaniam J.; Moulton, Lyman, Low power cache architecture.
  12. Maiyuran,Subramaniam J.; Moulton,Lyman; Palanca,Salvador; Damaraju,Satish, Low power cache architecture.
  13. Nishiyama Hiroyasu,JPX ; Kikuchi Sumio,JPX ; Mori Noriyasu,JPX ; Nishimoto Akira,JPX ; Takeuchi Yooichi,JPX, Method for controlling a processor for power-saving in a computer for executing a program, compiler medium and processo.
  14. Fan, Xiaobo; Hennecke, Mark D.; Heath, Taliver Brooks, Method of correlating power in a data center by fitting a function to a plurality of pairs of actual power draw values and estimated power draw values determined from monitored CPU utilization of a statistical sample of computers in the data center.
  15. Rakvic,Ryan N.; Shen,John P.; Limaye,Deepak, Parallel cachelets.
  16. Rakvic,Ryan N.; Shen,John P.; Limaye,Deepak, Parallel cachelets.
  17. Weber, Wolf-Dietrich; Fan, Xiaobo; Barroso, Luiz Andre, Powering a data center.
  18. Hoshina,Shoji; Isomura,Masakazu; Todoroki,Akinari, Processor control device for stopping processor operation.
  19. Fuller Samuel (Austin TX), Secondary cache system for portable computer.
  20. Talkin, David; Brooks, Alec, Supplying grid ancillary services using controllable loads.
  21. Gephardt Douglas D. ; Horton Kelly M., System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로