최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0304013 (1994-09-09) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 36 인용 특허 : 0 |
A programmable logic cell of a field programmable gate array having a decoder circuit arrangement for increasing the number of inputs to each programmable logic cell. The decoder circuit arrangement couples to the look-up table of each programmable logic cell.
An integrated circuit comprising a field programmable gate array having: (a) at least one look-up table having a plurality of input terminals and an output terminal; (b) a decoder circuit arrangement coupled to said output terminal of said at least one look-up table, said decoder circuit arrangement
※ AI-Helper는 부적절한 답변을 할 수 있습니다.