[특허]Electrical interconnection substrate with both wire bond and solder contacts, and fabrication method

Electrical interconnection substrate with both wire bond and solder contacts, and fabrication method 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	B23K-031/00 H01L-021/02
출원번호	US-0324271 (1994-10-13)
발명자 / 주소	Trask Philip A. (Laguna Hills CA) Pillai Vincent A. (Irvine CA) Gierhart Thomas J. (Fountain Valley CA)
출원인 / 주소	Hughes Aircraft Company (Los Angeles CA 02)
인용정보	피인용 횟수 : 28 인용 특허 : 0

초록 ▼

An electrical interconnection substrate (20) is prepared to receive both wire bonded and soldered connections (60,64,66) by forming a dielectric solder mask (30) over the substrate (20), with openings (36) in the mask (30) to expose the contact pads (22) for which soldered connections are desired. The substrate (20) is exposed to a molten solder alloy (44) in a wave soldering process that dissolves the wire bonding material (28) (preferably gold) from the exposed pads (22) and deposits solder bonding pads (52) in its place. Excess solder is then removed from the substrate, and openings (54) are formed through the solder mask (30) to expose the wire bond contact pads (22′). The selective dissolving of gold bonding layers (28) and their replacement by solder pads (52) prevents the establishment of brittle gold-solder intermetallics, and the deposited solder (52) requires no further heat treatment for correct alloy formation.

대표청구항 ▼

A method of preparing an electrical interconnection substrate to receive electrical circuit elements by both wire bonded and soldered connections, the substrate having a plurality of wire bond contact pads formed with a layer of conductive wire bonding material, comprising: forming a solder mask over said substrate, with openings in said mask exposing the contact pads for which soldered connections are desired, exposing said substrate to a molten solder alloy to dissolve the wire bonding material from the exposed contact pads into the molten solder, and to deposit a layer of solder onto said mask and into said mask openings, the solder deposited into said mask openings forming solderable contact pads, removing solder from said mask between said openings, and exposing through said solder mask the wire bond contact pads for which wire bonding is desired.

이 특허를 인용한 특허 (28)

Kuah, BengKit; Lee, Lucas KongYaw; Rugg, William L.; Yuen, SaiPo; Koh, William B S; Tan, Jui Whatt, Assessing connection joint coverage between a device and a printed circuit board.
상세보기
Lin Kwang-Lung,TWX ; Yu Chih-Mei,TWX ; Chao Wen-Hsiuan,TWX, Continuous process for producing solder bumps on electrodes of semiconductor chips.
상세보기
Fauty Joseph K. ; Letterman ; Jr. James P. ; Seddon Michael J., Electronic component and method of manufacture.
상세보기
Tain Alexander C., Integrated circuit package verification.
상세보기
Corisis David J., Leads under chip IC package.
상세보기
Corisis, David J., Leads under chip IC package.
상세보기
Corisis,David J., Leads under chip IC package.
상세보기
Corisis David J., Leads under chip in conventional IC package.
상세보기
Corisis David J., Leads under chip in conventional IC package.
상세보기
Corisis David J., Leads under chip in conventional IC package.
상세보기
David J. Corisis, Leads under chip in conventional IC package.
상세보기
Farnworth, Warren M., Method for fabricating semiconductor components with conductors having wire bondable metalization layers.
상세보기
Pierson, Mark Vincent, Method for forming solder connections on a circuitized substrate.
상세보기
Rajagopalan, Sarathy; Desai, Kishor, Method for manufacturing a dual chip in package with a flip chip die mounted on a wire bonded die.
상세보기
Kwok Keung Paul Ho SG; Simon Chooi SG; Yi Xu SG; Yakub Aliyu SG; Mei Sheng Zhou SG; John Leonard Sudijono SG; Subhash Gupta SG; Sudipto Ranendra Roy SG, Method of application of conductive cap-layer in flip-chip, COB, and micro metal bonding.
상세보기
Ho, Kwok Keung Paul; Chooi, Simon; Xu, Yi; Aliyu, Yakub; Zhou, Mei Sheng; Sudijono, John Leonard; Gupta, Subhash; Roy, Sudipto Ranendra, Method of application of conductive cap-layer in flip-chip, cob, and micro metal bonding.
상세보기
Kwok Keung Paul Ho SG; Simon Chooi SG; Yi Xu SG; Mei Sheng Zhou SG; Yakub Aliyu SG; John Leonard Sudijono SG; Subhash Gupta SG; Sudipto Ranendra Roy SG, Method of application of copper solution in flip-chip, COB, and micrometal bonding.
상세보기
Corisis, David J., Methods for leads under chip in conventional IC package.
상세보기
Furuta, Toru; Takagi, Kotaro; Ido, Michio; Miyata, Akihiro; Takagi, Fumitaka, Printed wiring board.
상세보기
Wakefield,Elwyn Paul Michael, Process for forming electrical/mechanical connections.
상세보기
Patrick W. Tandy, Selectively coating bond pads.
상세보기
Farnworth, Warren M., Semiconductor component having conductors with wire bondable metalization layers.
상세보기
Farnworth,Warren M., Semiconductor component having conductors with wire bondable metalization layers.
상세보기
Haga, Motoharu; Kasuya, Yasumasa; Matsubara, Hiroaki, Semiconductor device, production method for the same, and substrate.
상세보기
Heng, Mung Suan; Tan, Kok Chua; Leong, Vince Chan Seng; Johnson, Mark S., Stacked microfeature devices and associated methods.
상세보기
Yang, Chih-kuang; Hsing, Chieh-lin, Surface finish structure of multi-layer substrate and manufacturing method thereof.
상세보기
Hsu, Chien-En; Liang, Chih-Nan; Lee, Po-Sheng, Wet cleaning process and method for fabricating semiconductor device using the same.
상세보기
Daubenspeck, Timothy H.; Gambino, Jeffrey P.; Muzzy, Christopher D.; Sauter, Wolfgang, Wire and solder bond forming methods.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Electrical interconnection substrate with both wire bond and solder contacts, and fabrication method 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (28)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Electrical interconnection substrate with both wire bond and solder contacts, and fabrication method 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (28)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트