$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[미국특허] Method for producing metal wirings on an insulating substrate 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/265
출원번호 US-0403125 (1995-03-13)
우선권정보 JP-0119285 (1992-05-12)
발명자 / 주소
  • Yamamoto Tomohiko (Tenri JPX) Shimada Yasunori (Nara JPX) Morimoto Hiroshi (Kitakatsuragi JPX)
출원인 / 주소
  • Sharp Kabushiki Kaisha (Osaka JPX 03)
인용정보 피인용 횟수 : 27  인용 특허 : 0

초록

A method for producing metal wirings on an insulating substrate is disclosed. The method comprises the steps of forming a metal wiring layer of a predetermined shape on a predetermined position of the insulating substrate, the metal wiring layer being made of a metal capable of being oxidized; impla

대표청구항

A method for producing metal wirings on an insulating substrate, comprising the steps of: forming a Ta, Nb or Al metal wiring layer on an insulating substrate; implanting the metal wiring layer with an impurity element; and forming an insulating layer by oxidizing the surface of the metal wiring lay

이 특허를 인용한 특허 (27) 인용/피인용 타임라인 분석

  1. Fartash,Arjang, Compressive alpha-tantalum thin film stack.
  2. Chopra, Dinesh; Fishburn, Fred, Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby.
  3. Chopra, Dinesh; Fishburn, Fred, Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby.
  4. Chopra,Dinesh; Fishburn,Fred, Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby.
  5. Chopra,Dinesh; Fishburn,Fred, Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby.
  6. Chopra,Dinesh; Fishburn,Fred, Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby.
  7. Chern Chyi ; Danek Michal ; Liao Marvin,SGX ; Mosely Roderick C. ; Littau Karl ; Raaijmakers Ivo ; Smith David C., Construction of a film on a semiconductor wafer.
  8. Chyi Chern ; Michal Danek ; Marvin Liao SG; Roderick C. Mosely ; Karl Littau ; Ivo Raaijmakers ; David C. Smith, Construction of a film on a semiconductor wafer.
  9. Mehta Sunil D. ; En William G. ; Chan Darin Arthur ; Lee Raymond Takling, Formation of a barrier layer for tungsten damascene interconnects by nitrogen implantation of amorphous silicon or polysilicon.
  10. Kaneko, Toshiki; Ono, Kikuo; Ikeda, Hajime; Terakado, Masatomo, Liquid crystal display device having conductive lines formed with amorphous oxide conductive layer on metal layer and method of fabrication thereof.
  11. Fartash, Arjang, Method for forming compressive alpha-tantalum on substrates and devices including the same.
  12. Yamazaki,Shunpei; Yamaguchi,Naoaki; Nakajima,Setsuo, Method for manufacturing a semiconductor device.
  13. Yamazaki Shunpei,JPX ; Ohtani Hisashi,JPX ; Ohnuma Hideto,JPX, Method for producing semiconductor device.
  14. Yamazaki, Shunpei; Ohtani, Hisashi; Ohnuma, Hideto, Method for producing semiconductor device.
  15. Chang Ming-Hsung,TWX ; Weng Chun-Wen,TWX, Method for stabilizing polysilicon resistors.
  16. Kim Do Heyoung,KRX, Method of fabricating metal line structure.
  17. Arao,Tatsuya, Method of manufacturing a semiconductor device that includes changing the internal stress of a conductive film.
  18. Solo de Zaldivar Jose (Wadenswil CHX), Method of manufacturing an antifuse utilizing nitrogen implantation.
  19. Yamazaki, Shunpei; Yamaguchi, Naoaki; Nakajima, Setsuo, Semiconductor device and method for producing it.
  20. Arao, Tatsuya, Semiconductor device and method of manufacturing the same.
  21. Arao, Tatsuya, Semiconductor device and method of manufacturing the same.
  22. Ohtani,Hisashi, Semiconductor device having insulated gate electrode.
  23. Ohtani Hisashi,JPX, Semiconductor device with insulated gate electrode configured for reducing electric field adjacent drain.
  24. Hiroki Adachi JP; Shunpei Yamazaki JP, Semiconductor device with metal-oxide conductors.
  25. Watanabe Takuya,JPX ; Yaegashi Hiroyuki,JPX ; Noto Hideki,JPX ; Kida Tetsuya,JPX, Thin film transistor and method of manufacturing same.
  26. Ukita Tooru,JPX, Thin film transistor substrate having low resistive and chemical resistant electrode interconnections and method of fo.
  27. Ukita Tooru,JPX, Thin film transistor substrate having low resistive and chemical resistant electrode interconnections and method of forming the same.

활용도 분석정보

상세보기
다운로드
내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로