$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[미국특허] Method of diffusing a metal through a silver electrode to form a protective film on the surface of the electrode 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/28
출원번호 US-0480733 (1995-06-07)
우선권정보 JP-0015914 (1993-01-05); JP-0135398 (1993-05-13)
발명자 / 주소
  • Iijima Tadashi (Yokohama JPX) Ono Hisako (Yokohama JPX) Ushiku Yukihiro (Yokohama JPX) Nishiyama Akira (Amsterdam NLX) Nakasa Naomi (Nagano-ken JPX)
출원인 / 주소
  • Kabushiki Kaisha Toshiba (Kawasaki JPX 03)
인용정보 피인용 횟수 : 36  인용 특허 : 0

초록 ▼

A semiconductor device includes a first metal film formed on a semiconductor substrate, a second metal film formed on the first metal film and containing silver as a main component, and a protective film containing a metal element of the first metal film and covering at least the upper surface of th

대표청구항 ▼

A method of manufacturing a semiconductor device, comprising the steps of: forming a first metal film containing a first metal element on a semiconductor substrate; forming a second metal film consisting essentially of silver or containing silver as a main component on said first metal film; and per

이 특허를 인용한 특허 (36) 인용/피인용 타임라인 분석

  1. Lee,Jong Ho; Lee,Nae In, Dielectric layer for semiconductor device and method of manufacturing the same.
    상세보기
  2. Matsuda, Tetsuo; Toyoda, Hiroshi; Kaneko, Hisashi, Electronic device manufacturing method.
    상세보기
  3. Matsuda,Tetsuo; Toyoda,Hiroshi; Kaneko,Hisashi, Electronic device manufacturing method.
    상세보기
  4. Harley, John; Summers, Jeffery F.; Gilbert, Tao, Etching technique for microfabrication substrates.
    상세보기
  5. Yamazaki,Shunpei; Suzawa,Hideomi; Fukuchi,Kunihiko, Fabrication method of a semiconductor device.
    상세보기
  6. Yamazaki,Shunpei; Suzawa,Hideomi; Fukuchi,Kunihiko, Fabrication method of a semiconductor device.
    상세보기
  7. Dobson Christopher David,GBX ; McGeown Arthur John,GBX, Foil for use in filing substrate recesses.
    상세보기
  8. Lee, Jui-Kun; Yu, Chris C.; Mikolas, David G., Global planarization method.
    상세보기
  9. Yin, Zhiping; Jost, Mark E., Interconnect structures with interlayer dielectric.
    상세보기
  10. Akram,Salman, Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same.
    상세보기
  11. Kuriyama, Fumio; Hongo, Akihisa; Inoue, Hiroaki; Tokuoka, Tsuyoshi, Method and apparatus for plating a substrate.
    상세보기
  12. Fornof, Ann Rhea-Helene; Gates, Stephen McConnell; Hedrick, Jeffrey Curtis; Nitta, Satyanarayana V.; Purushothaman, Sampath; Tyberg, Christy Sensenich, Method for dual-damascence patterning of low-k interconnects using spin-on distributed hardmask.
    상세보기
  13. Dobson Christopher David,GBX ; McGeown Arthur John,GBX, Method for filling substrate recesses using pressure and heat treatment.
    상세보기
  14. Kim Won Chul,KRX, Method for forming dummy pattern areas in a semiconductor device.
    상세보기
  15. Shinriki, Hiroshi; Shimizu, Akira, Method for forming metal wiring structure.
    상세보기
  16. McGahay Vincent J. ; Ivers Thomas H. ; Liu Joyce C. ; Nye ; III Henry A., Method for improving adhesion to copper.
    상세보기
  17. McGahay, Vincent J.; Ivers, Thomas H.; Liu, Joyce C.; Nye, III, Henry A., Method for improving adhesion to copper.
    상세보기
  18. Hasunuma Masahiko,JPX ; Ito Sachiyo,JPX ; Shimamura Keizo,JPX ; Kaneko Hisashi,JPX ; Hayasaka Nobuo,JPX ; Tsutsumi Junsei,JPX ; Kajita Akihiro,JPX ; Wada Junichi,JPX ; Okano Haruo,JPX, Method for production of semiconductor device.
    상세보기
  19. Hasunuma Masahiko,JPX ; Ito Sachiyo,JPX ; Shimamura Keizo,JPX ; Kaneko Hisashi,JPX ; Hayasaka Nobuo,JPX ; Tsutsumi Junsei,JPX ; Kajita Akihiro,JPX ; Wada Junichi,JPX ; Okano Haruo,JPX, Method for production of semiconductor device.
    상세보기
  20. Hong Gary,TWX ; Sheu Yau-Kae,TWX ; Ting Wenchi,TWX, Method of fabricating a buried bit line.
    상세보기
  21. Kim Do Heyoung,KRX, Method of fabricating metal line structure.
    상세보기
  22. Yin,Zhiping; Jost,Mark, Method of forming interconnect structure with interlayer dielectric.
    상세보기
  23. Matsunaga Noriaki,JPX ; Shibata Hideki,JPX ; Matsuno Tadashi,JPX ; Usui Takamasa, Method of forming semiconductor device having an improved buried electrode formed by selective CVD.
    상세보기
  24. Yin, Zhiping; Jost, Mark, Method of making an electrical device including an interconnect structure.
    상세보기
  25. Suehiro Shintaro,JPX ; Akasaka Yasushi,JPX ; Suguro Kyoichi,JPX ; Nakajima Kazuaki,JPX ; Iijima Tadashi,JPX, Method of manufacturing a semiconductor device.
    상세보기
  26. Akram, Salman, Methods for making metallization structures for semiconductor device interconnects.
    상세보기
  27. Akram, Salman, Methods for making metallization structures for semiconductor device interconnects.
    상세보기
  28. Tang, Sanh D.; Sills, Scott E.; West, Whitney L.; Goodwin, Rob B.; Sinha, Nishant, Methods of forming conductive elements of semiconductor devices and of forming memory cells.
    상세보기
  29. Yin Zhiping ; Jost Mark, Plasma treatment of an interconnect surface during formation of an interlayer dielectric.
    상세보기
  30. Kono, Takahiro; Akiyama, Shinichi; Watatani, Hirofumi; Owada, Tamotsu, Semiconductor device and method for manufacturing semiconductor device.
    상세보기
  31. Kouno, Takahiro; Akiyama, Shinichi; Watatani, Hirofumi; Owada, Tamotsu, Semiconductor device and method for manufacturing semiconductor device.
    상세보기
  32. Ishizaki, Takeshi; Sakata, Atsuko; Wada, Junichi; Hasunuma, Masahiko, Semiconductor device and semiconductor device manufacturing method.
    상세보기
  33. Tang, Sanh D.; Sills, Scott E.; West, Whitney L.; Goodwin, Rob B.; Sinha, Nishant, Semiconductor structures and memory cells including conductive material and methods of fabrication.
    상세보기
  34. Krishnashree Achuthan ; Sergey Lopatin, Tin palladium activation with maximized nuclei density and uniformity on barrier material in interconnect structure.
    상세보기
  35. Lai Jane-Bai,TWX ; Chen Lih-Juann,TWX ; Liu Chung-Shi,TWX ; Yu Chen-Hua Douglas,TWX, Use of a low resistivity Cu.sub.3 Ge interlayer as an adhesion promoter between copper and tin layers.
    상세보기
  36. Weling Milind G. ; Bothra Subhas ; Gabriel Calvin T., Use of dummy underlayers for improvement in removal rate consistency during chemical mechanical polishing.
    상세보기

활용도 분석정보

상세보기
다운로드
내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로