[특허]LSI logic synthesis device and method therefor

LSI logic synthesis device and method therefor 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	G06F-017/50
출원번호	US-0269102 (1994-06-30)
우선권정보	JP-0160575 (1993-06-30)
발명자 / 주소	Takahashi Etsuo (Tokyo JPX)
출원인 / 주소	NEC Corporation (Tokyo JPX 03)
인용정보	피인용 횟수 : 16 인용 특허 : 0

초록 ▼

Logic synthesis device for LSI having a configuration divided into a plurality of hierarchical blocks specified by hierarchical design comprises a logic synthesis section which uses the logic description information describing the logic operation contents for each of the hierarchical blocks, information about location and area of the hierarchical blocks constituting the LSI and correspondence information between the logic operation contents described in the logic description information and the logic gate circuits physically described on LSI in order to make logic synthesis in and between hierarchical blocks and to adjust the delay times between the hierarchical blocks based on the block placement information.

대표청구항 ▼

A logic synthesis method for LSI having a configuration divided into a plurality of hierarchical blocks specified by hierarchical design, logic description information in a certain design description language describing the logic operation contents of said LSI for each of said hierarchical blocks, a block placement information about location and area on LSI of the hierarchical blocks constituting said LSI and correspondence information between logic operation contents described in said logic description information and the logic gate circuits physically realized on said LSI, comprising the steps of: a logic synthesis step of performing logic synthesis in each of said hierarchical blocks and between said hierarchical blocks for each of said hierarchical blocks based on said logic description information and said correspondence information; and an adjustment step of making adjustment so that a delay time between said hierarchical blocks satisfies the delay time predetermined as conditions with considering the distance between said hierarchical blocks obtained from said block placement information.

이 특허를 인용한 특허 (16)

Johannsen David L., Circuit design methods and tools.
상세보기
Trimberger Stephen M., Computer-implemented method of optimizing a time multiplexed programmable logic device.
상세보기
Brown Jeffrey R., Inserting buffers between modules to limit changes to inter-module signals during ASIC design and synthesis.
상세보기
Brown Jeffrey R., Inter-module buffer determination methodology for ASIC synthesis.
상세보기
Shouen Akihisa,JPX, Method and apparatus for designing a circuit by describing logic design information with a hardware description language.
상세보기
Brennan Thomas C., Method and apparatus for performing integrated circuit timing including noise.
상세보기
Toyonaga Masahiko,JPX ; Muraoka Michiaki,JPX ; Iida Hirokazu,JPX, Method for automating top-down design processing for the design of LSI functions and LSI mask layouts.
상세보기
Mohan Sundararajarao ; Trimberger Stephen M., Method for configuring FPGA memory planes for virtual hardware computation.
상세보기
Stephen M. Trimberger ; Richard A. Carberry ; Robert Anders Johnson ; Jennifer Wong, Method of time multiplexing a programmable logic device.
상세보기
Trimberger Stephen M. ; Carberry Richard A. ; Johnson Robert Anders ; Wong Jennifer, Method of time multiplexing a programmable logic device.
상세보기
Trimberger Stephen M. ; Carberry Richard A. ; Johnson Robert Anders ; Wong Jennifer, Method of time multiplexing a programmable logic device.
상세보기
Barowski, Harry; Mielich, Harold; Schroeder, Friedrich; Woerner, Alexander, Multistage, hybrid synthesis processing facilitating integrated circuit layout.
상세보기
Trimberger Stephen M., Optimizing and operating a time multiplexed programmable logic device.
상세보기
Trimberger Stephen M. ; Carberry Richard A. ; Johnson Robert Anders ; Wong Jennifer, Programmable logic device including configuration data or user data memory slices.
상세보기
Trimberger Stephen M. ; Carberry Richard A. ; Johnson Robert Anders ; Wong Jennifer, Programmable logic device including configuration data or user data memory slices.
상세보기
Sundararajarao Mohan ; Stephen M. Trimberger, System and method of computation in a programmable logic device using virtual instructions.
상세보기

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

LSI logic synthesis device and method therefor 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (16)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

LSI logic synthesis device and method therefor 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (16)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트