$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Capped copper electrical interconnects 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
출원번호 US-0440414 (1995-05-12)
발명자 / 주소
  • Farooq Mukta S. (Hopewell Junction NY) Kaja Suryanarayana (Hopewell Junction NY) Perfecto Eric D. (Poughkeepsie NY) White George E. (Hoffman Estates IL)
출원인 / 주소
  • International Business Machines Corporation (Armonk NY 02)
인용정보 피인용 횟수 : 21  인용 특허 : 0

초록

The present invention relates generally to a new structure and method for capped copper electrical interconnects. More particularly, the invention encompasses a novel structure in which one or more of the copper electrical interconnects within a semiconductor substrate are capped to obtain a robust

대표청구항

A capped electrical interconnect structure comprising a substrate, having at least one first seed layer, at least one second seed layer over said at least one first seed layer, a copper material on a portion of said at least one second seed layer and at least one capping material which completely en

이 특허를 인용한 특허 (21)

  1. Li,Shijian; Chen,Llang Yuh; Duboust,Alain, Articles for polishing semiconductor substrates.
  2. Farooq Mukta Shaji ; Kaja Suryanarayana ; Perfecto Eric Daniel ; White George Eugene, Capped copper electrical interconnects.
  3. O'Brien,Kevin P.; Brask,Justin K., Capping of copper structures in hydrophobic ILD using aqueous electro-less bath.
  4. Yakobson,Eric; Hurtubise,Richard; Witt,Christian; Chen,Qingyun, Capping of metal interconnects in integrated circuit electronic devices.
  5. Yakobson,Eric; Hurtubise,Richard; Witt,Christian; Chen,Qingyun, Capping of metal interconnects in integrated circuit electronic devices.
  6. Daniel Charles Edelstein ; James McKell Edwin Harper ; Chao-Kun Hu ; Andrew H. Simon ; Cyprian Emeka Uzoh, Copper interconnection structure incorporating a metal seed layer.
  7. Edelstein Daniel Charles ; Harper James McKell Edwin ; Hu Chao-Kun ; Simon Andrew H. ; Uzoh Cyprian Emeka, Copper interconnection structure incorporating a metal seed layer.
  8. Cheng Tien-Jen ; Giri Ajay P. ; Malhotra Ashwani K. ; Pennacchia John R. ; Perfecto Eric D. ; Yu Roy, Corrosion-resistant terminal metal pads for thin film packages.
  9. Lazovsky, David E.; Malhotra, Sandra G.; Boussie, Thomas R., Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region.
  10. Lazovsky, David E.; Malhotra, Sandra G.; Boussie, Thomas R., Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region.
  11. Lazovsky,David E.; Malhotra,Sandra G.; Boussie,Thomas R., Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region.
  12. Zheng Xu ; Gongda Yao, Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma.
  13. Ken Ngan ; Simon Hui ; Seshadri Ramaswami, Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma.
  14. Ngan, Kenny King-Tai; Hui, Ying Yin; Ramaswami, Seshadri, Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma.
  15. Tao Jiang ; Fang Peng, Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity.
  16. Naoaki Ogure JP; Hiroaki Inoue JP, Method of forming embedded copper interconnections and embedded copper interconnection structure.
  17. Ogure Naoaki,JPX ; Inoue Hiroaki,JPX, Method of forming embedded copper interconnections and embedded copper interconnection structure.
  18. Ogure, Naoaki; Inoue, Hiroaki, Method of forming embedded copper interconnections and embedded copper interconnection structure.
  19. Lee Dong-Hun,KRX ; Ahn Jong-Hyon,KRX, Method of making a fuse in a semiconductor device and a semiconductor device having a fuse.
  20. Shang, Quanyuan; White, John M.; Bachrach, Robert Z.; Law, Kam S., Methods to form metal lines using selective electrochemical deposition.
  21. Cheng Tien-Jen ; Giri Ajay P. ; Malhotra Ashwani K. ; Pennacchia John R. ; Perfecto Eric D. ; Yu Roy, Process for producing corrosion-resistant terminal metal pads for thin film packages.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로