[특허]Method and apparatus for testing pin isolation for an integrated circuit in a low power mode of operation

Method and apparatus for testing pin isolation for an integrated circuit in a low power mode of operation 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	G05B-023/02
출원번호	US-0380893 (1995-01-30)
발명자 / 주소	Revilla Juan G. (Austin TX) Crouch Alfred L. (Austin TX)
출원인 / 주소	Motorola Inc. (Schaumburg IL 02)
인용정보	피인용 횟수 : 19 인용 특허 : 0

초록 ▼

A low power mode of an integrated circuit (IC) 10 is tested via a test controller 50. The IC 10 is placed in a low power mode where a plurality of pins represented by the pins 82, 72, and 62 are isolated from the internal circuitry, such as CPU 30, via circuits 60, 70, and 80. It is difficult, if not impossible, to test the IC 10 when in a low power mode since all pins are isolated from external circuitry and all clocks are stopped. Therefore, in order to test the low power mode, the test controller 50 can be selectively taken-out of low power mode via a RESET IN signal while all other circuitry in the IC 10 remains in the isolated low power mode. Test controller 50 can then conduct logical low power internal testing of the IC 10 while it is in low power mode and isolated. This testing in done by communicating data via the DATA IN and DATA OUT pins in a serial scan chain manner.

대표청구항 ▼

A method for testing an integrated circuit while being in a low power mode of operation, the method comprising the steps of: placing the integrated circuit into a low power mode of operation where a plurality of integrated circuit terminals which allow the integrated circuit to communicate external to the integrated circuit are electrically isolated from circuitry internal to the integrated circuit by low power circuitry within the integrated circuit and between the circuitry within the integrated circuit and the integrated circuit terminals; enabling a test controller portion of the integrated circuit wherein the test controller portion, when enabled, can communicate through a plurality of test terminals with circuitry external to the integrated circuit while the integrated circuit terminals remain in low power isolation mode; scanning test values through the test controller portion from external to the test controller portion, the test values being stored in storage locations which are coupled to the input through the low power circuitry; and placing predetermined voltage value on the plurality of integrated circuit terminals; performing operations which use the test values in the storage locations to determine that the low power circuitry is operating properly in the low power mode of operation.

이 특허를 인용한 특허 (19)

Gazdzinski, Robert F., Computerized apparatus with ingestible probe.
상세보기
Gazdzinski, Robert F., Computerized information collection and processing apparatus.
상세보기
Gazdzinski, Robert F., Computerized information collection and processing apparatus.
상세보기
Gazdzinski, Robert F., Computerized information collection and processing apparatus and methods.
상세보기
Feddeler James R. ; Getka William Edward ; Wood Michael Charles ; Thompson Daniel Mark, Data processing system external pin connectivity to complex functions.
상세보기
Gazdzinski, Robert F., Endoscopic smart probe.
상세보기
Gazdzinski, Robert F., Ingestible probe with agent delivery.
상세보기
Hui, Edward S.; Franklin, Dirk R., Input/output continuity test mode circuit.
상세보기
Roohparvar, Frankie Fariborz, Integrated circuit reset circuitry.
상세보기
Roohparvar,Frankie Fariborz, Integrated circuit reset circuitry.
상세보기
Kobayashi,Takuya, LSI, test pattern generating method for scan path test, LSI inspecting method, and multichip module.
상세보기
Thurnhofer Stefan ; Whalen Shaun P., Method for powering-up a microprocessor under debugger control.
상세보기
Gazdzinski, Robert F., Methods of processing data obtained from medical device.
상세보기
Gazdzinski, Robert F., Methods of processing data obtained from medical device.
상세보기
Bhavsar Dilip Kantilal ; Gowan Michael Karl, Observability register architecture for efficient production test and debug.
상세보기
Mukherjee,Nilanjan; Jahangiri,Jay; Press,Ronald; Cheng,Wu Tung, Reduced-pin-count-testing architectures for applying test patterns.
상세보기
Kishi Tetsuji,JPX, Semiconductor integrated circuit.
상세보기
Ozaki Hideharu,JPX, Test circuit for semiconductor integrated logic circuit using tristate buffers allowing control circuit for tristate to be tested.
상세보기
Chickermane, Vivek; Sage, James; Gallagher, Patrick; Yuan, Xiaochuan, Test generation for low power circuits.
상세보기

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Method and apparatus for testing pin isolation for an integrated circuit in a low power mode of operation 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (19)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

Method and apparatus for testing pin isolation for an integrated circuit in a low power mode of operation 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (19)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트