$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor integrated circuit with layer for isolating elements in substrate 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/00
출원번호 US-0322374 (1994-10-13)
발명자 / 주소
  • Fujii Nobuo (Yokohama JPX) Mizukawa Yosuke (Nagaokakyo JPX) Mitsuhashi Yasuo (Nagaokakyo JPX)
출원인 / 주소
  • Mitsubishi Denki Kabushiki Kaisha (Tokyo JPX 03)
인용정보 피인용 횟수 : 7  인용 특허 : 4

초록

By reverse biasing the PN junction formed around a semiconductor element, the semiconductor element is isolated from other elements. The PN junction around the semiconductor element is a junction between a layer surrounding the semiconductor element and a layer disposed outside the layer. Jointly wi

대표청구항

An electronic circuit comprising: (a) a transistor around which a PN junction is formed; (b) means for reverse biasing the PN junction around said transistor to isolate said transistor from other elements; and (c) means for keeping a parasitic diode, located between a layer constituting the PN junct

이 특허에 인용된 특허 (4)

  1. Zuffada Maurizio (Milan ITX) Sacchi Fabrizio (Gambarana ITX) Ferrari Paolo (Gallarate ITX), Device for minimizing parasitic junction capacitances in an insulated collector vertical P-N-P transistor.
  2. Husher John (Los Altos Hills CA), Integrated PNP power bipolar transistor with low injection into substrate.
  3. Agiman Dan (Lewisville TX), Prevention of parasitic mechanisms in junction isolated devices.
  4. Siligoni Marco (Vittuone ITX) Villa Flavio (Milan ITX), Vertical isolated-collector transistor of the pnp type incorporating a device for suppressing the effects of parasitic j.

이 특허를 인용한 특허 (7)

  1. Pendharkar Sameer P. ; Efland Taylor R., Integrated circuit which minimizes parasitic action in a switching transistor pair.
  2. Hutter Louis N. ; Smith Jeffrey P., Isolated vertical PNP transistor and methods for making same in a digital BiCMOS process.
  3. Neumann, Eric; Lovinsky, Eleanor; Piazza, David; Camello, Anthony, Product display system with adjustable bracket.
  4. Yamashita Yasunori,JPX ; Terashima Tomohide,JPX ; Yamamoto Fumitoshi,JPX, Semiconductor device containing a diode.
  5. Tsurumi Keiichi,JPX, Semiconductor switch driving circuit.
  6. Ferianz, Thomas, Tracking circuit.
  7. Lin, Xin; Blomberg, Daniel J.; Zuo, Jiang-Kai, Zener diode with reduced substrate current.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로