최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0566668 (1995-12-04) |
우선권정보 | KR-0033224 (1994-12-08) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 20 인용 특허 : 3 |
In a semiconductor memory device, data required for controlling design margins and access time is stored at a selected fuse ROM array and a vendor test is performed. By using the information obtained by the vendor testing, fuse ROM arrays are programed, so that design margins and access time can be
A semiconductor memory device comprising: a vendor test mode detector for detecting a vendor test mode in response to a row address strobe signal, a column address strobe signal, a write enable signal and a specific address signal, each of which are applied from an external source and outputting a d
※ AI-Helper는 부적절한 답변을 할 수 있습니다.