$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of forming an electronic device having I/O reroute 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H05K-003/36
출원번호 US-0558402 (1995-11-16)
발명자 / 주소
  • Beene Gary L. (Dallas TX) Terrill Robert E. (Carrollton TX)
출원인 / 주소
  • Texas Instruments Incorporated (Dallas TX 02)
인용정보 피인용 횟수 : 20  인용 특허 : 9

초록

A method and an apparatus for I/O reroute include the use of reroute traces (16) and overhangs (20). The reroute traces (16) and overhangs (20) are formed using thick film deposition on dies that have been cut from a wafer.

대표청구항 ▼

A method of forming an electronic device, comprising: providing a substrate having a top surface and a side surface, the top surface and the side surface joined at a first edge, the top surface including a top connection area; disposing a top conductive thick film trace between the top connection ar

이 특허에 인용된 특허 (9)

  1. Beilstein ; Jr. Kenneth E. (Essex Junction VT) Bertin Claude L. (So. Burlington VT) Cronin John E. (Milton VT) Howell Wayne J. (Williston VT) Leas James M. (So. Burlington VT) Phillips Robert B. (Sta, Electronic modules with interconnected surface metallization layers and fabrication methods therefore.
    상세보기
  2. Beilstein ; Jr. Kenneth E. (Essex Junction VT) Bertin Claude L. (South Burlington VT) Howell Wayne J. (South Burlington VT), Fabrication processes for monolithic electronic modules.
    상세보기
  3. Bertin Claude L. (South Burlington VT) Howell Wayne J. (South Burlington VT) Hedberg Erik L. (Essex Junction VT) Kalter Howard L. (Colchester VT) Kelley ; Jr. Gordon A. (Essex Junction VT), Integrated memory cube, structure and fabrication.
    상세보기
  4. Wojnarowski Robert J. (Ballston Lake NY), Method for thinning of integrated circuit chips for lightweight packaged electronic systems.
    상세보기
  5. Dubuisson Jacques (Paris FRX) Le Gal Pascal (Magny Le Hongre FRX) Boutterin Ren (Montlhery FRX), Method of making alumina interconnection substrate for an electronic component.
    상세보기
  6. Carson John C. (Corona del Mar CA) Indin Ronald J. (Huntington Beach CA) Shanken Stuart N. (Irvine CA), Module comprising IC memory stack dedicated to and structurally combined with an IC microprocessor chip.
    상세보기
  7. Beilstein ; Jr. Kenneth E. (Essex Center VT) Bertin Claude L. (South Burlington VT) Kalter Howard L. (Colchester VT) Kelley ; Jr. Gordon A. (Essex Junction VT) Miller Christopher P. (Underhill VT) Po, Multichip integrated circuit packages and systems.
    상세보기
  8. Ushifusa Nobuyuki (Hitachi JPX) Ogihara Satoru (Hitachi JPX) Nagayama Kousei (Ibaraki JPX) Shinohara Hiroichi (Hitachi JPX) Toda Gyozo (Hino JPX), Multilayered ceramic wiring circuit board and the method of producing the same.
    상세보기
  9. Bertin Claude L. (South Burlington VT) Farrar ; Sr. Paul A. (South Burlington VT) Kalter Howard L. (Colchester VT) Kelley ; Jr. Gordon A. (Essex Junction VT) van der Hoeven Willem B. (Jericho VT) Whi, Three dimensional multichip package methods of fabrication.
    상세보기

이 특허를 인용한 특허 (20)

  1. Baleras, François; Souriau, Jean-Charles; Poupon, Gilles; Verrun, Sophie, 3D integration of vertical components in reconstituted substrates.
    상세보기
  2. Hilburn, John Charles, Cabling between rack drawers using proximity connectors and wiring filter masks.
    상세보기
  3. Chang, Tao-Chih, Chip structure and stacked structure of chips.
    상세보기
  4. Perino, Donald V.; Khalili, Sayeh, Integrated circuit device having stacked dies and impedance balanced transmission lines.
    상세보기
  5. Ward Michael A. ; Overman David L., Low impedence slapper detonator and feed-through assembly.
    상세보기
  6. Tong, Qin-Yi; Fountain, Jr., Gaius Gillman; Enquist, Paul M., Method for low temperature bonding and bonded structure.
    상세보기
  7. Tong, Qin-Yi; Fountain, Jr., Gaius Gillman; Enquist, Paul M., Method for low temperature bonding and bonded structure.
    상세보기
  8. Tong, Qin-Yi; Fountain, Jr., Gaius Gillman; Enquist, Paul M., Method for low temperature bonding and bonded structure.
    상세보기
  9. Tong, Qin-Yi; Fountain, Jr., Gaius Gillman; Enquist, Paul M., Method for low temperature bonding and bonded structure.
    상세보기
  10. Tong, Qin-Yi; Fountain, Jr., Gaius Gillman; Enquist, Paul M., Method for low temperature bonding and bonded structure.
    상세보기
  11. Tong, Qin-Yi; Fountain, Jr., Gaius Gillman; Enquist, Paul M., Method for low temperature bonding and bonded structure.
    상세보기
  12. Tong,Qin Yi, Method of epitaxial-like wafer bonding at low temperature and bonded structure.
    상세보기
  13. Gebauer, Uta; Wennemuth, Ingo, Method of fabricating an electronic component.
    상세보기
  14. Harvilchuck, Laurence A.; Worrall, Alex Carl, Midplane docking system.
    상세보기
  15. Prasher, Ravi, Thermoelectrically cooling electronic devices.
    상세보기
  16. Enquist, Paul M., Three dimensional device integration method and integrated device.
    상세보기
  17. Enquist, Paul M.; Fountain, Jr., Gaius Gillman, Three dimensional device integration method and integrated device.
    상세보기
  18. Enquist, Paul M.; Fountain, Jr., Gaius Gillman, Three dimensional device integration method and integrated device.
    상세보기
  19. Enquist,Paul M., Three dimensional device integration method and integrated device.
    상세보기
  20. Enquist,Paul M.; Fountain,Gaius, Three dimensional device integration method and integrated device.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로