최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0720638 (1996-10-02) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 51 인용 특허 : 3 |
A method is disclosed for planarizing interlevel dielectric layers in semiconductor wafers extremely smoothly. The key aspect of the disclosure is a buried stop layer that is ion implanted into the interlevel layer. It is shown that the stop layer can be formed at precise depths from the surface of
A method of forming a polish stop layer for chemical/mechanical polishing (CMP) of semiconductor wafers comprising the steps of: providing a wiring layer comprising aluminum on said wafer; providing an oxide layer on said wiring layer; ion implanting atoms in said oxide layer to form a polish stop l
※ AI-Helper는 부적절한 답변을 할 수 있습니다.