최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0478324 (1995-06-07) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 54 인용 특허 : 7 |
A dual damascene method of fabricating an interconnection level of conductive lines and connecting vias separated by insulation for integrated circuits and substrate carriers for semiconductor devices using a thin protective via mask to form the via openings. A conductive line mask pattern is used t
A method of fabricating interconnecting conductive lines and conductive vias in a layer of insulating material of a sufficient thickness to contain both the conductive lines and vias comprising the steps of: forming a conductive line opening with sidewalls and a bottom in a layer of insulating mater
※ AI-Helper는 부적절한 답변을 할 수 있습니다.