$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[미국특허] Method of manufacturing a semiconductor chip carrier affording a high-density external interface 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
출원번호 US-0463703 (1995-06-05)
발명자 / 주소
  • Crane
  • Jr. Stanford W. (Boca Raton FL) Portuondo Maria M. (Delray Beach FL)
출원인 / 주소
  • The Panda Project (Boca Raton FL 02)
인용정보 피인용 횟수 : 33  인용 특허 : 0

초록 ▼

A semiconductor die carrier may include an insulative substrate; an array of groups of multiple electrically conductive contacts arranged in rows and columns on the insulative substrate, wherein the groups from adjacent rows are staggered as are the groups from adjacent columns, and a portion of eac

대표청구항 ▼

A method of manufacturing a semiconductor die carrier including the steps of: providing an insulative substrate for holding a semiconductor die; arranging an array of groups of multiple electrically conductive contacts in rows and columns on the insulative substrate, each group defining an interconn

이 특허를 인용한 특허 (33) 인용/피인용 타임라인 분석

  1. Crane ; Jr. Stanford W. ; Larcomb Daniel ; Krishnapura Lakshminarasimha, Apparatus for and method of manufacturing a semiconductor die carrier.
    상세보기
  2. Crane, Jr., Stanford W.; Larcomb, Daniel; Krishnapura, Lakshminarasimha, Apparatus for and method of manufacturing a semiconductor die carrier.
    상세보기
  3. Gehman, Judy M.; Holm, Jeffrey J.; Wiita, Richard D.; Waasdorp, Karla K., Automatic deadlock prevention via arbitration switching.
    상세보기
  4. Leonard L. Mora ; Farshad Ghahghahi, Contact escape pattern.
    상세보기
  5. Wang, Zhen-Sheng; Cheng, Andrew, Electrical connector with different contacts sharing a same soldering leg.
    상세보기
  6. Karkkainen,Tero Kalevi; Salokannel,Kalle, Electronic component assembly.
    상세보기
  7. Karkkainen,Tero Kalevi; Salokannel,Kalle, Electronic component assembly.
    상세보기
  8. Zafer S. Kutlu, Enhanced laminate flipchip package using a high CTE heatspreader.
    상세보기
  9. Lemke, Timothy A.; Houtz, Timothy W., High density connector and method of manufacture.
    상세보기
  10. Lemke,Timothy A.; Houtz,Timothy W., High density connector and method of manufacture.
    상세보기
  11. Ali, Anwar; Ghahghahi, Farshad; Fulcher, Edwin M., High density input output.
    상세보기
  12. Sheppard Robert P. ; Combs Edward G., Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package.
    상세보기
  13. Nikon Banouvong ; Farshad Ghahghahi, Irregular grid bond pad layout arrangement for a flip chip package.
    상세보기
  14. Mosley Joseph M. ; Portuondo Maria M. ; Taylor Drew L., Low profile semiconductor die carrier.
    상세보기
  15. Abhay Maheshwari ; Shirish Shah, Method and apparatus for cleaning and removing flux from an electronic component package.
    상세보기
  16. Kirkman Scott, Method for forming electrical connections between a semiconductor die and a semiconductor package.
    상세보기
  17. Crane ; Jr. Stanford W. ; Portuondo Maria M., Method of manufacturing a semiconductor chip carrier.
    상세보기
  18. Sarathy Rajagopalan ; Kishor V. Desai ; Zafer S. Kutlu, Method of planarizing die solder balls by employing a die's weight.
    상세보기
  19. Lan Hoang, Method of using both a non-filled flux underfill and a filled flux underfill to manufacture a flip-chip.
    상세보기
  20. Kinsman, Larry D.; Moden, Walter L.; Farnworth, Warren M., Methods for assembling, modifying and manufacturing a vertical surface mount package.
    상세보기
  21. Kinsman,Larry D.; Moden,Walter L.; Farnworth,Warren M., Methods for modifying a vertical surface mount package.
    상세보기
  22. Kinsman, Larry D.; Moden, Walter L.; Farnworth, Warren M., Methods for securing packaged semiconductor devices to carrier substrates.
    상세보기
  23. Govind, Anand; Ghahghahi, Farshad; Thurairajaratnam, Aritharan, Microstrip package having optimized signal line impedance control.
    상세보기
  24. Guenin,Bruce M.; Nettleton,Nyles I., Multi-chip module structure with power delivery using flexible cables.
    상세보기
  25. Crane, Jr., Stanford W.; Portuondo, Maria M., Prefabricated semiconductor chip carrier.
    상세보기
  26. Crane, Jr., Stanford W.; Portuondo, Maria M., Prefabricated semiconductor chip carrier.
    상세보기
  27. Mosley Joseph M. ; Portuondo Maria M., Semiconductor die carrier having a dielectric epoxy between adjacent leads.
    상세보기
  28. Sinclair,William Y., Shielded semiconductor chip carrier having a high-density external interface.
    상세보기
  29. Barber, Ivor G.; Kutlu, Zafer S., Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill.
    상세보기
  30. Barber, Ivor G.; Kutlu, Zafer S., Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill.
    상세보기
  31. Kinsman, Larry D.; Moden, Walter L.; Farnworth, Warren M., Vertically mountable and alignable semiconductor device assembly.
    상세보기
  32. Kinsman, Larry D.; Moden, Walter L.; Farnworth, Warren M., Vertically mountable and alignable semiconductor device, assembly, and methods.
    상세보기
  33. Kinsman, Larry D.; Moden, Walter L.; Farnworth, Warren M., Vertically mountable semiconductor device, assembly, and methods.
    상세보기

활용도 분석정보

상세보기
다운로드
내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로