[특허]Structure for fabricating a bonding pad having improved adhesion to an underlying structure

Structure for fabricating a bonding pad having improved adhesion to an underlying structure 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H05K-001/00
출원번호	US-0409784 (1995-03-24)
발명자 / 주소	Lien Chuen-Der
출원인 / 주소	Integrated Device Technology, Inc.
대리인 / 주소	Skjerven, Morrill, MacPherson, Franklin & Friel
인용정보	피인용 횟수 : 34 인용 특허 : 0

초록 ▼

An insulating layer having an irregular upper surface is provided to improve the adhesion and increase the coefficient of friction between the insulating layer and a bonding pad formed over the insulating layer. By making the upper surface of the insulating layer irregular, the area of contact between the bonding pad and the insulating layer is increased. As a result, the adhesion between the bonding pad and the insulating layer is also increased. This prevents the bonding pad from being detached from the insulating layer when a bonding wire is later attached to the bonding pad. The upper surface of the insulating layer can be made irregular by etching one or more cavities in the upper surface of the insulating layer. The upper surface of the insulating layer can alternatively be made irregular by forming one or more raised structures beneath the insulating layer. The raised structures cause plateaus to be formed at the upper surface of the insulating layer.

대표청구항 ▼

[ I claim:] [1.] An integrated circuit structure comprising:a semiconductor substrate;a first electrically insulating layer situated over the semiconductor substrate, wherein the first insulating layer has one or more cavities which extend into the first insulating layer from an upper surface of the first insulating layer;an electrically conductive bonding pad situated over the upper surface of the first insulating layer, and extending partially into each of the cavities.

이 특허를 인용한 특허 (34)

Lee, Ellis; Huang, Yimin; Yew, Tri-Rung, Bonding pad structure.
상세보기
Chan Chin-Jong,TWX ; Chung Hsiu-Hsin,TWX ; Lin Rueyway,TWX, Bonding pad structure for integrated circuit (I).
상세보기
Takeuchi,Masanori, Flexible wiring board, an intermediate product of a flexible wiring board, and a multi-layer flexible wiring board.
상세보기
Eldridge, Benjamin N.; Mathieu, Gaetan, Interconnect assemblies and methods.
상세보기
Santangelo, Antonello; Cascino, Salvatore; Gervasi, Leonardo, Lateral MOS device with minimization of parasitic elements.
상세보기
Strandberg Jan I. ; Chazan David J. ; Skinner Michael P., Low-impedance high-density deposited-on-laminate structures having reduced stress.
상세보기
Lee,Jin Hyuk; Kim,Gu Sung; Lee,Dong Ho; Jang,Dong Hyeon, Method for manufacturing a wafer level chip scale package.
상세보기
Chen,Sheng Hsiung, Method of improving copper pad adhesion.
상세보기
Okabe Shuhichi,JPX ; Sakurai Keizo,JPX, Multilayer printed circuit board having a concave metal portion.
상세보기
Sutardja, Sehat, Patterns of passivation material on bond pads and methods of manufacture thereof.
상세보기
Tomimori, Hiroaki; Aoki, Hidemitsu; Mikagi, Kaoru; Furuya, Akira; Tao, Tetsuya, Process for making a semiconductor device having a roughened surface.
상세보기
Song, Young Hee; Choi, Il Heung; Kim, Jeong Jin; Sohn, Hae Jeong; Lee, Chung Woo, Semiconductor chip having bond pads.
상세보기
Song, Young Hee; Choi, Il Heung; Kim, Jeong Jin; Sohn, Hae Jeong; Lee, Chung Woo, Semiconductor chip having bond pads.
상세보기
Song, Young-Hee; Choi, Il-Heung; Kim, Jeong-Jin; Sohn, Hae-Jeong; Lee, Chung-Woo, Semiconductor chip having bond pads.
상세보기
Song,Young Hee; Choi,Il Heung; Kim,Jeong Jin; Sohn,Hae Jeong; Lee,Chung Woo, Semiconductor chip having bond pads.
상세보기
Song, Young Hee; Choi, Il Heung; Kim, Jeong Jin; Sohn, Hae Jeong; Lee, Chung Woo, Semiconductor chip having bond pads and multi-chip package.
상세보기
Song, Young-Hee; Choi, Il-Heung; Kim, Jeong-Jin; Sohn, Hae-Jeong; Lee, Chung-Woo, Semiconductor chip having bond pads and multi-chip package.
상세보기
Noriaki Fujiki JP; Takashi Yamashita JP; Shigeru Harada JP; Kazunobu Miki JP, Semiconductor device.
상세보기
Watanabe, Kenichi; Ikeda, Masanobu; Kimura, Takahiro, Semiconductor device and method for manufacturing the same.
상세보기
Watanabe, Kenichi; Ikeda, Masanobu; Kimura, Takahiro, Semiconductor device and method for manufacturing the same.
상세보기
Watanabe, Kenichi; Ikeda, Masanobu; Kimura, Takahiro, Semiconductor device and method for manufacturing the same.
상세보기
Shinogi, Hiroyuki; Taniguchi, Toshimitsu, Semiconductor device and the manufacturing method thereof.
상세보기
Kim, Shin; Chung, Tae-Gyeong; Kim, Nam-Seog; Lee, Woo-Dong; Lee, Jin-Hyuk, Semiconductor device bonding pad resistant to stress and method of fabricating the same.
상세보기
Tomimori,Hiroaki; Aoki,Hidemitsu; Mikagi,Kaoru; Furuya,Akira; Tao,Tetsuya, Semiconductor device having a roughened surface.
상세보기
Song,Young Hee; Choi,Il Heung; Kim,Jeong Jin; Sohn,Hae Jeong; Lee,Chung Woo, Semiconductor multi-chip package.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Eldridge,Benjamin N.; Mathieu,Gaetan, Variable width resilient conductive contact structures.
상세보기
Behrens, Jörg, Wire-bonded semiconductor component with reinforced inner connection metallization.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Structure for fabricating a bonding pad having improved adhesion to an underlying structure 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (34)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Structure for fabricating a bonding pad having improved adhesion to an underlying structure 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (34)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트