$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Multiprocessor apparatus 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-015/76
출원번호 US-0729736 (1996-10-07)
우선권정보 JP-0339048 (1995-12-26)
발명자 / 주소
  • Tanaka Nobuyoshi,JPX
  • Ogura Akihiro,JPX
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    McConnell
인용정보 피인용 횟수 : 13  인용 특허 : 0

초록

A multiprocessor information handling system that can absorb a load imbalance without increasing a size of a data buffer.

대표청구항

[ What is claimed is:] [1.] A multiprocessor information handling system which distributes sequentially received data sets to a plurality of pipe lines for processing, comprising:(a) a dispatch processor for distributing said received data sets to said pipe lines;(b) a plurality of parallel processo

이 특허를 인용한 특허 (13)

  1. Tanaka, Nobuyoshi; Namura, Ken, Data processing system and multiprocessor system.
  2. Liu, Huaping; Xie, Wei, Electronic device and information processing method.
  3. Lau, O. Daryn; Chui, Frank; Chui, Gene; Kipnis, Gary; Samrao, Gurmobau; King, Neil, FIFO buffers receiving data from different serial links and removing unit of data from each buffer based on previous calcuations accounting for trace length differences.
  4. Bishop, Michael; Taylor, Morgyn, Multi-line image processing with parallel processing units.
  5. Bishop, Michael; Taylor, Morgyn, Multi-line image processing with parallel processing units.
  6. Orii, Shigeo, Parallel efficiency calculation method and apparatus.
  7. Orii, Shigeo, Parallel efficiency calculation method and apparatus.
  8. Chang, Joseph Y.; Rittmeyer, Bryan, Parallel packet processor with session active checker.
  9. Chang, Joseph Y.; Rittmeyer, Bryan, Parallel packet processor with session active checker.
  10. Pyatkovskiy, Maksim, Predetermined ports for multi-core architectures.
  11. Pyatkovskiy, Maksim, Processor allocation for multi-core architectures.
  12. Pyatkovskiy, Maksim, Processor allocation for multi-core architectures.
  13. Bastos, Rui M.; Abdalla, Karim M.; Rouet, Christian; Toksvig, Michael J.M.; Rhoades, Johnny S; Allen, Roger L.; Tynefield, Jr., John Douglas; Kilgariff, Emmett M.; Tarolli, Gary M.; Cabral, Brian; Wittenbrink, Craig Michael; Treichler, Sean J., Scalable shader architecture.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로