$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Integrated pad and fuse structure for planar copper metallurgy 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/00
  • H01L-023/48
  • H01L-023/52
  • H01L-029/40
출원번호 US-0671903 (1996-06-28)
발명자 / 주소
  • Motsiff William Thomas
  • Geffken Robert Michael
  • Uttecht Ronald Robert
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Whitham, Curtis, Whitham & McGinnWalter, Jr.
인용정보 피인용 횟수 : 22  인용 특허 : 3

초록

A semiconductor interconnection consists of a corrosion resistant integrated fuse and Controlled, Collapse Chip Connection (C4) structure for the planar copper Back End of Line (BEOL). Non copper fuse material is directly connected to copper wiring.

대표청구항

[ Having thus described our invention, what we claim as new and desire to secure by Letters Patent is as follows:] [1.] An interconnection structure for a semiconductor circuit comprising:a first interconnection layer including a first non-self-passivating conductor, said layer having its upper surf

이 특허에 인용된 특허 (3)

  1. Srikrishnan Kris V. (Wappingers Falls NY) White James F. (Newburgh NY) Yang Jer-Ming (Changhua TWX), Electrically blowable fuse structure for organic insulators.
  2. Gurevich Leon (St. Louis MO), Metallo-organic film fractional ampere fuses and method of making.
  3. Kapoor Ashok K. (Palo Alto CA), Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal addit.

이 특허를 인용한 특허 (22)

  1. Rusch, Andreas; Moeckel, Jens, Configuration of fuses in semiconductor structures with Cu metallization.
  2. Wen-Kuan Yeh TW; Chih-Yung Lin TW, Copper fuse for integrated circuit.
  3. Timothy H. Daubenspeck ; William T. Motsiff, High laser absorption copper fuse and method for making the same.
  4. Daubenspeck, Timothy H.; McDevitt, Thomas L.; Motsiff, William T.; Nye, III, Henry A., Insulative cap for laser fusing.
  5. Daubenspeck, Timothy H.; McDevitt, Thomas L.; Motsiff, William T.; Nye, III, Henry A., Insulative cap for laser fusing.
  6. Stuart E. Greer, Method of forming copper interconnection utilizing aluminum capping film.
  7. Castagnetti, Ruggero; Tripathi, Prabhakar Pati; Venkatraman, Ramnath, Method of forming metal fuses in CMOS processes with copper interconnect.
  8. Barr, Alexander L.; Venkatesan, Suresh; Clegg, David B.; Cole, Rebecca G.; Adetutu, Olubunmi; Greer, Stuart E.; Anthony, Brian G.; Venkatraman, Ramnath; Braeckelmann, Gregor; Reber, Douglas M.; Crown, Method of forming semiconductor device including interconnect barrier layers.
  9. Tze-Liang Lee TW; Mong-Song Liang TW, Method of protecting a copper pad structure during a fuse opening procedure.
  10. Daubenspeck, Timothy H.; Edelstein, Daniel C.; Geffken, Robert M.; Motsiff, William T.; Stamper, Anthony K.; Voldman, Steven H., Post-fuse blow corrosion prevention structure for copper fuses.
  11. Timothy H. Daubenspeck ; Daniel C. Edelstein ; Robert M. Geffken ; William T. Motsiff ; Anthony K. Stamper ; Steven H. Voldman, Post-fuse blow corrosion prevention structure for copper fuses.
  12. Yanagida, Toshiharu, Semiconductor device and method of fabricating the same.
  13. Shiratake, Shigeru, Semiconductor device fuse box with fuses of uniform depth.
  14. Okada, Norio, Semiconductor device having a fuse.
  15. Kobayashi, Thomas S.; Sheck, Stephen G.; Pozder, Scott K., Semiconductor device having a fuse and method of forming thereof.
  16. Tanaka, Junji, Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same.
  17. Song, Young-Hee; Choi, Ill-Heung; Son, Min-Young; Park, Min-Sang, Semiconductor device having fuse circuit on cell region and method of fabricating the same.
  18. Song,Young Hee; Choi,Ill Heung; Son,Min Young; Park,Min Sang, Semiconductor device having fuse circuit on cell region and method of fabricating the same.
  19. Daubenspeck, Timothy H.; Gambino, Jeffrey P.; Motsiff, William T., Thinning of fuse passivation after C4 formation.
  20. Daubenspeck, Timothy H.; Gambino, Jeffrey P.; Motsiff, William T., Thinning of fuse passivation after C4 formation.
  21. Jang Syun-Ming,TWX, Top metal and passivation procedures for copper damascene structures.
  22. McDevitt, Thomas L.; Stamper, Anthony K., Tri-layer dielectric fuse cap for laser deletion.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로