[특허]Clock signal deskewing system

Clock signal deskewing system 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H04L-007/00
출원번호	US-0582922 (1996-01-03)
발명자 / 주소	Bedell Daniel J. Miller Charles A.
출원인 / 주소	Credence Systems Corporation
대리인 / 주소	Smith-Hill and Bedell
인용정보	피인용 횟수 : 29 인용 특허 : 0

초록 ▼

A system for distributing synchronized clock signals to spatially distributed circuits includes a pair of transmission lines, each extending between first and second sites. The transmission lines are interconnected at the second site so that an outgoing clock signal traveling on the first transmission line from the first site to the second site returns to the first site on the second transmission line. Spatially distributed deskewing circuits tap the signal transmission lines between the first and second sites. A first delay circuit in each deskewing circuit detects the outgoing clock signal on the first transmission line and produces a local clock signal that lags the outgoing clock signal by an adjustable delay time. A similar second delay circuit in each deskewing circuit delays the local clock signal by a similar adjustable delay time to produce a local reference signal. A phase lock controller in each deskewing circuit adjusts the delay times of the delay circuits so that the local reference signal is phase locked to the returning clock signal on the second transmission line. When reference signals in all deskewing circuits are phase locked to the returning clock signal, their local clock signals have similar phases regardless of the spatial distribution of the deskewing circuits that generate them.

대표청구항 ▼

[ What is claimed is:] [1.] An apparatus for producing synchronized local clock signals for spatially distributed modules of an electronic circuit, the apparatus comprising:means for generating a first clock signal at a first site;signal transmission means for conveying said first clock signal from said first site to a second site, and then returning a second clock signal from the second site back toward said first site, the second clock signal being produced at said second site in response to said first clock signal; anda plurality of deskewing circuits, each deskewing circuit corresponding to a separate one of the modules, each deskewing circuit being connected for receiving the first and second clock signals from said transmission means and delaying the first clock signal with a deskewing delay proportional to a phase relationship between the first and second clock signals thereby to produce a local clock signal for the corresponding module,wherein each said deskewing circuit comprises:first delay means for receiving said first clock signal from said transmission means and delaying said first clock signal by an adjustable first delay time to produce the local clock signal for the corresponding module;second delay means for receiving said local clock signal from said first delay means and delaying the local clock signal by an adjustable second delay time to produce a local reference signal; andphase lock means receiving said local reference signal and said second clock signal for adjusting said first and second delay times such that said local reference signal is phase locked to said second clock signal.

이 특허를 인용한 특허 (29)

Bhattacharya, Dipankar; Priyadarshan, Bangalore; Lee, Jaushin; Gautier-Le Boulch, François, Aligning data in a wide, high-speed, source synchronous parallel link.
상세보기
Fahd Hinedi ; James Nolan Hardage, Jr. ; Lakshmikant Mamileti, Apparatus for bus frequency independent wrap I/O testing and method therefor.
상세보기
Ching-Hua Chen TW, Apparatus for testing input/output interface of computer system.
상세보기
Eto Satoshi,JPX ; Nakamura Toshikazu,JPX, Clock supplying circuit and integrated circuit device using it.
상세보기
Marcoux,Matthew J.; Gammenthaler, Jr.,Robert S., DSO timing source transient compensation.
상세보기
Agazzi, Oscar E.; Kruse, David; Abnous, Arthur; Hatamian, Mehdi, Demodulator for a multi-pair gigabit transceiver.
상세보기
Agazzi, Oscar E.; Kruse, David; Abnous, Arthur; Hatamian, Mehdi, Demodulator for a multi-pair gigabit transceiver.
상세보기
Liepe, Steven F, Method and apparatus for de-skewing clock edges for systems with distributed clocks.
상세보기
Rolston,David Robert Cameron; Plant,David Victor; Roberts,Gordon Walter, Method and apparatus for distributed synchronous clocking.
상세보기
Johnson Leith L. ; Fotland David A., Method and apparatus for generating and distributing clock signals with minimal skew.
상세보기
Li, Wen; Schoenfeld, Aaron; Baker, R. Jacob, Method and apparatus for providing symmetrical output data for a double data rate DRAM.
상세보기
Li, Wen; Schoenfeld, Aaron; Baker, R. Jacob, Method and apparatus for providing symmetrical output data for a double data rate DRAM.
상세보기
Li, Wen; Schoenfeld, Aaron; Baker, R. Jacob, Method and apparatus for providing symmetrical output data for a double data rate DRAM.
상세보기
Li,Wen; Schoenfeld,Aaron; Baker,R. Jacob, Method and apparatus for providing symmetrical output data for a double data rate DRAM.
상세보기
Li,Wen; Schoenfeld,Aaron; Baker,R. Jacob, Method and apparatus for providing symmetrical output data for a double data rate DRAM.
상세보기
Teodorescu,Val, Method and apparatus for routing alarms in a signaling server.
상세보기
Collins Hansel Anthony ; Everhardt Paul ; Parry David ; Chesson Greg, Method and system for deskewing parallel bus channels.
상세보기
Teodorescu, Ioan V., Method and system for distributing a synchronization signal in a telecommunications network.
상세보기
Banu, Mihai; Prodanov, Vladimir, Method and system for multi-point signal generation with phase synchronized local carriers.
상세보기
Banu, Mihai; Prodanov, Vladimir Ivanov, Method and system for multi-point signal generation with phase synchronized local carriers.
상세보기
Regula, Jack, Method, system and apparatus for a computer subsystem interconnection using a chain of bus repeaters.
상세보기
Frederick, Larry D., Proximity detection system with concurrent RF and magnetic fields.
상세보기
Frederick, Larry D., Proximity detection system with concurrent RF and magnetic fields.
상세보기
Liang,Guojin, Receiver architecture.
상세보기
Miller Charles A., Salphasic timing calibration system for an integrated circuit tester.
상세보기
Doblar, Drew G., Simultaneous bidirectional data transmission system and method.
상세보기
Burns William ; Lucas Michael, System and method for multiplexing serial links.
상세보기
Yang, Jeongsik; Kim, Young Gon; Tung, Chiayao S.; Chang, Shuen-Chin; Park, Yong E., Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle.
상세보기
Yang,Jeongsik; Kim,Young Gon; Tung,Chiayao S.; Chang,Shuen Chin; Park,Yong E., Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Clock signal deskewing system 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (29)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Clock signal deskewing system 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (29)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트