[특허]Resin sealing mold die set with less resin remainder for semiconductor device

Resin sealing mold die set with less resin remainder for semiconductor device 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	B29C-045/02 B29C-045/14 B29C-045/27
출원번호	US-0754806 (1996-11-21)
우선권정보	JP-0326970 (1995-12-15)
발명자 / 주소	Azuma Kousuke,JPX
출원인 / 주소	NEC Corporation, JPX
대리인 / 주소	Sughrue, Mion, Zinn, Macpeak & Seas, PLLC
인용정보	피인용 횟수 : 24 인용 특허 : 0

초록 ▼

There is provided a mold die set for molding a package body which is composed of a lead frame and a semiconductor chip mounted on the lead frame, and the lead frame has a hole. The mold die set is composed of an upper mold die and a lower mold die and the package body being clamped by the upper mold die and the lower mold die. The lower mold die includes a runner section, a table section connected to the runner section and protruding from a bottom of the runner section, a lower concave section connected to the table section, and a lower gate disposed between the table section and the lower concave section. The upper mold die includes a resin reservoir section provided in a position corresponding to the table section such that the hole of the lead frame is positioned between the resin reservoir section and the table section, an upper concave section connected to the resin reservoir section such that the upper concave section and the lower concave section constitute a cavity section for molding the package body, and an upper gate provided between the resin reservoir section and the upper concave section.

대표청구항 ▼

[ What is claimed is:] [1.] A mold die set for molding a package body which is composed of a lead frame and a semiconductor chip mounted on said lead frame, said lead frame having a hole, said mold die set comprising an upper mold die and a lower mold die by which said package body is clamped, andwherein said lower mold die comprises:a runner section;a flat table section connected to said runner section and protruding from a bottom of said runner section;a lower concave section connected to said flat table section; anda lower gate disposed between said flat table section and said lower concave section, andwherein said upper mold die comprises:a resin reservoir section provided in a position corresponding to said flat table section such that said hole of said lead frame is positioned between said resin reservoir section and said flat table section;an upper concave section connected to said resin reservoir section, and provided such that said upper concave section and said lower concave section constitute a cavity section for molding said package body; andan upper gate provided between said resin reservoir and said upper concave section.

이 특허를 인용한 특허 (24)

Mess, Leonard E., Encapsulation method in a molding machine for an electronic device.
상세보기
Ahmad,Syed Sajid, Interconnecting substrates for electrical coupling of microelectronic components.
상세보기
Ahmad,Syed Sajid, Interconnecting substrates for electrical coupling of microelectronic components.
상세보기
Ichikawa Seiji,JPX ; Tanaka Junichi,JPX ; Hirokawa Tomoaki,JPX ; Sato Taku,JPX ; Kimura Tomoaki,JPX ; Murata Satoshi,JPX ; Kubota Tsutomu,JPX ; Ogihara Takeo,JPX ; Uchida Kenji,JPX ; Watanabe Kenji,J, Lead frame flash removing method and apparatus.
상세보기
Nakazawa Eiichi,JPX ; Ikeda Takashi,JPX ; Iwasaki Tomohiko,JPX ; Aiba Tadahiko,JPX ; Yoshida Shigeo,JPX, Lead frame for resin sealed semiconductor device.
상세보기
Matsumi, Yasuo; Maeda, Mitsuo, Lead frame, resin package, semiconductor device and resin package manufacturing method.
상세보기
Bolken, Todd O., Method and apparatus for packaging a microelectronic die.
상세보기
Bolken, Todd O., Method and apparatus for packaging a microelectronic die.
상세보기
Bolken, Todd O., Method and apparatus for packaging a microelectronic die.
상세보기
Ahmad, Syed Sajid, Method of Interconnecting substrates for electrical coupling of microelectronic components.
상세보기
Cobbley,Chad A., Method of encapsulating interconnecting units in packaged microelectronic devices.
상세보기
Cobbley,Chad A., Method of encapsulating packaged microelectronic devices with a barrier.
상세보기
Kasuga, Takahiro; Tomihara, Seiichi; Tasaka, Kazuo, Method of manufacturing a resin molded or encapsulation for small outline non-leaded (SON) or quad flat non-leaded (QFN) package.
상세보기
Crowley Sean T. ; Cheney Gerald L. ; Razu David S., Method of molding plastic semiconductor packages.
상세보기
Leonard E. Mess, Methods for ball grid array (BGA) encapsulation mold.
상세보기
Chen, Chih-Hao; Liu, Hsien-Wen; Tsai, Yi-Lin; Hung, Jui-Pin; Lin, Jing-Cheng, Methods for molding integrated circuits.
상세보기
Bolken, Todd O., Microelectronic devices and microelectronic die packages.
상세보기
Shibata,Akiji; Okamoto,Akihiro; Shimazaki,Yosuke; Komiya,Kazumoto, Mold die for a semiconductor device.
상세보기
Cobbley, Chad A., Packaged microelectronic devices with interconnecting units.
상세보기
James, Stephen L.; Cobbley, Chad A., Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices.
상세보기
James,Stephen L.; Cobbley,Chad A., Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices.
상세보기
Kasuga, Takahiro; Tomihara, Seiichi; Tasaka, Kazuo, Semiconductor device and a method of manufacturing the same.
상세보기
Sakai, Haruhiko, Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame.
상세보기
Farnworth, Warren M., Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Resin sealing mold die set with less resin remainder for semiconductor device 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (24)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Resin sealing mold die set with less resin remainder for semiconductor device 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (24)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트