$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Thermally enhanced ball grid array package 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H05K-003/34
출원번호 US-0740888 (1996-11-04)
발명자 / 주소
  • Wilson James Warren
  • Engle Stephen Robert
  • Moore Scott Preston
출원인 / 주소
  • International Business Machines
대리인 / 주소
    Calfee, Halter & Griswold LLP
인용정보 피인용 횟수 : 12  인용 특허 : 19

초록

A thermally enhanced ball grid array package for electronic components, with an electronic and a plurality of ceramic component carriers bonded to a metal heat sink, enhances thermal performance, reduces solder ball fatigue and reduces stresses between the ceramic component carriers and the heat sin

대표청구항

[ We claim:] [1.] A method of producing a thermally enhanced ball grid array package for a solid state electronic component comprising:producing discreet ceramic connector members having first and second surfaces, with conductive pathways to multiple locations on said second surfaces;providing solde

이 특허에 인용된 특허 (19)

  1. Higgins ; III Leo M. (Austin TX), Area array semiconductor device having a lid with functional contacts.
  2. Marrs Robert C. (Scottsdale AZ) Hirakawa Tadashi (Osaka JPX), Ball grid array with via interconnection.
  3. Buckley ; III Frederick (San Jose CA) Blomgren James S. (San Jose CA), Bi-planar multi-chip module.
  4. Kirby Peter L. (Newcastle Upon Tyne GB2), Electrical assembly.
  5. Kim Gu S. (Suwon KRX) Kim Jong G. (Seoul KRX) Ahn Seung H. (Suwon KRX) Park Jae M. (Seoul KRX), High thermal emissive semiconductor device package.
  6. Malladi Deviprasad (Campbell CA), Low cost, thermally efficient, and surface mountable semiconductor package for a high applied power VLSI die.
  7. Call Anson J. (Holmes NY) Meisner Stephen H. (Hudson NY) Pompeo Frank L. (Walden NY) Zitz Jeffrey A. (Poughkeepsie NY), Method for directly joining a chip to a heat sink.
  8. Call Anson J. (Holmes NY) Meisner Stephen H. (Hudson NY) Pompeo Frank L. (Walden NY) Zitz Jeffrey A. (Poughkeepsie NY), Method for forming chip carrier with a single protective encapsulant.
  9. Adachi Kohei (Hyogo JPX) Takada Mitsuyuki (Hyogo JPX) Endo Atsushi (Hyogo JPX) Gofuku Eishi (Hyogo JPX) Takasago Hayato (Hyogo JPX), Method of manufacturing a circuit board.
  10. Leibowitz Joseph D. (Culver City CA), Multilayer printed circuit board structure.
  11. Rostoker Michael D. (San Jose CA) Chia Chok J. (Campbell CA) Lim Seng-Sooi (San Jose CA), Partially-molded, PCB chip carrier package for certain non-square die shapes.
  12. Karnezos Marcos (Menlo Park CA), Process for assembling a TAB grid array package for an integrated circuit.
  13. White Lawrence H. (Vestal NY), Process for surface mounting flip chip carrier modules.
  14. Lin Paul T. (Austin TX) McShane Michael B. (Austin TX) Wilson Howard P. (Austin TX), Semiconductor device having a pad array carrier package.
  15. Sawaya Hiromichi (Kawasaki JPX), Semiconductor device including a package having a plurality of bumps arranged in a grid form as external terminals.
  16. Haley Kevin (San Jose CA), Tape BGA package die-up/die down.
  17. Wilson James W. (Vestal NY) Engle Stephen R. (Binghamton NY) Moore Scott P. (Apalachion NY), Thermally enhanced ball grid array package.
  18. Lin Paul T. (Austin TX) McShane Michael B. (Austin TX), Thermally enhanced semiconductor device having exposed backside and method for making the same.
  19. Mizukoshi Masataka (Kawasaki JPX), Three-dimensional multi-chip module.

이 특허를 인용한 특허 (12)

  1. Tsai, Chung-Che; Shan, Wei-Heng, Double-sided thermally enhanced IC chip package.
  2. Donald K. Harper, Jr. ; Thomas D. Moyer ; James A. Kopec, Electrical connector with feature for limiting the effects of coefficient of thermal expansion differential.
  3. Aquien, Weddie Pacio; Cantillep, Loreto Y.; Fee, Setho Sing, Heat spreader hole pin 1 identifier.
  4. Weddie Pacio Aquien SG; Loreto Y. Cantillep SG; Setho Sing Fee SG, Heat spreader hole pin 1 identifier.
  5. Schaffer, Christopher P., High power MCM package.
  6. Schnetker, Ted R., In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit.
  7. Schnetker, Ted R., In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit.
  8. Westberg David,SEX, Method and an arrangement for the electrical contact of components.
  9. Harper, Jr., Donald K., Modular electrical connector.
  10. Hsieh,Elton, Pressure sealer apparatus.
  11. Mayer Carl P., Solder paste stenciling apparatus and method of use for rework.
  12. Camenforte, Raymundo M.; Merilo, Dioscoro A.; Chow, Seng Guan, Super thin/super thermal ball grid array package.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로