$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Apparatus and method for redundant write removal 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G01R-031/28
  • G06F-011/00
출원번호 US-0687526 (1996-08-07)
국제출원번호 PCT/US96/106 (1996-06-20)
§371/§102 date 19960807 (19960807)
발명자 / 주소
  • Stiles Ian J.
출원인 / 주소
  • Novell, Inc.
대리인 / 주소
    Computer Law
인용정보 피인용 횟수 : 5  인용 특허 : 10

초록

A method and apparatus for combining writes and avoiding redundant writes are disclosed. Based on values such as overhead message size, largest message size, packet round trip time, cache block size, dirty cache region size and separation, channel throughput, and the identity of cached data values,

대표청구항

[ What is claimed and desired to be secured by patent is:] [1.] A method for selecting cached data to write across a computer network from a client to a server, the client including a client data cache, said method comprising the computer-implemented steps of:determining a write-bridge size;locating

이 특허에 인용된 특허 (10)

  1. Olson Stephen W. (Wilmington MA) MacDonald James B. (Dracut MA) Mann Edward D. (Methuen MA) Petersen ; Jr. James W. (Hudson NH), Apparatus and methods for reducing numbers of read-modify-write cycles to a memory, and for improving DMA efficiency.
  2. Olson Stephen W. (Wilmington MA) MacDonald James B. (Dracut MA) Mann Edward D. (Methuen MA) Petersen ; Jr. James W. (Hudson NH), Apparatus and methods for reducing numbers of read-modify-write cycles to a memory, and for improving DMA efficiency.
  3. Mattson Richard L. (San Jose CA) Menon Jaishankar M. (San Jose CA), Destaging modified data blocks from cache memory.
  4. Falco Robert E. (East Lansing MI), Drag reduction method and surface.
  5. Nelson Michael N. (San Carlos CA) Khalidi Yousef A. (Sunnyvale CA), Method and apparatus for a caching file server.
  6. Schneider Randy D. (Spring TX) Flower David L. (Tomball TX), Method and apparatus for improving the performance of partial stripe operations in a disk array subsystem.
  7. Ledbetter ; Jr. William B. (Austin TX) Reininger Russell A. (Austin TX), Method for data bus snooping in a data processing system by selective concurrent read and invalidate cache operation.
  8. Baker Ernest D. (Boca Raton FL) Dinwiddie ; Jr. John M. (West Palm Beach FL) Grice Lonnie E. (Boca Raton FL) Joyce James M. (Boca Raton FL) Loffredo John M. (Deerfield Beach FL) Sanderson Kenneth R. , Providing additional system characteristics to a data processing system through operations of an application program, tr.
  9. Edenfield Robin W. (Austin TX) Ledbetter ; Jr. William B. (Austin TX) Reininger Russell A. (Austin TX), System for transferring selected data words between main memory and cache with multiple data words and multiple dirty bi.
  10. Steps Steven C. (San Jose CA), Write-back cache system using concurrent address transfers to setup requested address in main memory before dirty miss s.

이 특허를 인용한 특허 (5)

  1. Rogers, Thomas Kidder, Bandwidth sizing in replicated storage systems.
  2. Kawakami Yasunori,JPX ; Taniyama Hiroshi,JPX, File management system and file management method capable of managing unoccupied blocks without the use of dummy data.
  3. Zahir, Achmed Rumi; Baxter, Jeffrey, Optimization of cache evictions through software hints.
  4. Fujita, Suguru; Mimura, Masahiro; Takahashi, Kazuaki; Kunieda, Yoshinori; Ueki, Noriyuki, Pulse modulation type transmitter apparatus and pulse modulation type receiver apparatus.
  5. Noel S. Otterness ; William A. Brant ; Keith E. Short ; Joseph G. Skazinski, System, apparatus and method for multi-level cache in a multi-processor/multi-controller environment.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로