[특허]Chip on board package with top and bottom terminals

[미국특허] Chip on board package with top and bottom terminals 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-023/48 H01L-023/04 H01L-023/053 H05K-001/11
출원번호	US-0254143 (1994-06-06)
발명자 / 주소	Thomas Stephen J.
출원인 / 주소	VLSI Technology, Inc.
대리인 / 주소	Wagner, Murabito & Hao
인용정보	피인용 횟수 : 21 인용 특허 : 0

초록 ▼

An integrated circuit package of this invention includes a series of nonconductive rigid substrates, each substrate having a pattern of generally coplanar bond fingers embedded thereupon. An integrated circuit die is connected to individual bond fingers of varying bond finger patterns. Individual bond fingers are connected to package terminals by medial leads, which are generally perpendicular to the bond finger patterns. Semiconductor die packages having both top and bottom package terminals are thus produced. Methods and devices are shown.

대표청구항 ▼

[ I claim:] [1.] A package for containing an integrated circuit die within a central cavity, said package comprising a laminated structure including:(a) a first nonconductive rigid substrate having a pattern of first conductive bond fingers embedded thereupon, said first conductive bond fingers having one end of said first conductive bond fingers exposed within said central cavity for connection to a semiconductor die;(b) a second nonconductive rigid substrate positioned above the pattern of first conductive bond fingers of the first nonconductive rigid substrate; said second nonconductive rigid substrate having a pattern of second conductive bond fingers embedded thereupon, said second conductive bond fingers having one end of said second conductive bond fingers exposed within said central cavity for connection to a semiconductor die;(c) a third nonconductive rigid substrate positioned above the pattern of second conductive bond fingers of the second nonconductive rigid substrate;(d) a plurality of exposed package terminals positioned on both an upper surface and on a lower surface of the package once assembly of the package is complete; and(e) a plurality of electrically conductive medial leads which are substantially perpendicular to the first conductive bond fingers and the second conductive bond fingers; wherein each of said medial leads electrically connects a first conductive bond finger or a second conductive bond finger to an exposed package terminal.

이 특허를 인용한 특허 (21) 인용/피인용 타임라인 분석

Isoda, Takeshi; Shinoda, Koji, Device module and method of manufacturing the same.
상세보기
Richard W. Arnold ; Lester L. Wilson ; Mahmood A. Siddiqui ; James A. Forster, Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers.
상세보기
Takata, Hiroki; Suzuki, Kenji; Ogasawara, Naoto; Nagata, Toshio, Electronic control unit.
상세보기
Wu,Sung Mao; Chiu,Chi Tsung, Impedance standard substrate and method for calibrating vector network analyzer.
상세보기
Siu Stephen N., Insert-molded leadframe to optimize interface between powertrain and driver board.
상세보기
Isoda, Takeshi; Shinoda, Koji, Method of manufacturing a device module.
상세보기
Lunceford Brent D., Method of reworkably removing a fluorinated polymer encapsulant.
상세보기
Yu Allen S. ; Steffan Paul J. ; Scholer Thomas Charles, Multi-chip packaging using bump technology.
상세보기
Yeates, Kyle H.; Bilanski, James; Pyper, Dennis, Multi-part substrate assemblies for low profile portable electronic devices.
상세보기
Hung,Chia Yu; Huang,Chien Ping; Yang,Ke Chuan, Photosensitive semiconductor package and method for fabricating the same.
상세보기
Kano Ryuichi,JPX, Polyhedral IC package for making three dimensionally expandable assemblies.
상세보기
Albrecht, Adam; Kröckel, Horst, Power electronics assembly for a magnetic resonance device.
상세보기
Nakatani, Seiichi; Hirano, Kouichi, Printed circuit board and method manufacturing the same.
상세보기
Nakatani,Seiichi; Hirano,Kouichi, Printed circuit board and method manufacturing the same.
상세보기
Shibata,Manabu, Semiconductor device and system having semiconductor device mounted thereon.
상세보기
Kurihara,Toshimichi; Ueda,Takashi, Semiconductor device in a resin sealed package with a radiating plate and manufacturing method thereof.
상세보기
Sasaki Masayuki,JPX ; Hanabusa Takayoshi,JPX, Semiconductor package with multilayer circuit, and semiconductor device.
상세보기
Tabrizi, Behnam, Semiconductor packaging.
상세보기
Tabrizi,Behnam, Semiconductor packaging.
상세보기
Lim, Ji-hyuk; Hwang, Jun-sik; Kim, Woon-bae; Ham, Suk-jin; Kwon, Jong-oh; Lee, Moon-chul; Moon, Chang-youl, Wafer level package for surface acoustic wave device and fabrication method thereof.
상세보기
Takeuchi, Hiroki; Kojima, Toshifumi; Obayashi, Kazushige; Kashima, Hisahito, Wiring board.
상세보기

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[미국특허] Chip on board package with top and bottom terminals 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (21) 인용/피인용 타임라인 분석

활용도 분석정보

활용도 Top5 특허

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[미국특허] Chip on board package with top and bottom terminals 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (21) 인용/피인용 타임라인 분석

활용도 분석정보

활용도 Top5 특허 더보기

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

활용도 Top5 특허