[특허]MOS semiconductor device with excellent drain current

MOS semiconductor device with excellent drain current 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-029/76 H01L-029/94 H01L-031/062 H01L-031/113
출원번호	US-0664957 (1996-06-13)
우선권정보	JP-0150112 (1995-06-16)
발명자 / 주소	Yamashita Kyoji,JPX
출원인 / 주소	Matsushita Electric Industrial Co., Ltd., JPX
대리인 / 주소	Ratner & Prestia
인용정보	피인용 횟수 : 42 인용 특허 : 0

초록 ▼

A MOS semiconductor device includes a first conductivity type silicon layer having a main surface; a gate insulating film selectively formed on the main surface of the silicon layer; a gate electrode provided on the gate insulating film; an insulating side wall formed on the side of the gate electrode; and source/drain regions formed in the silicon layer. The source/drain regions include a first diffusion layer of second conductivity type formed in the silicon layer; a second diffusion layer of second conductivity type formed in the silicon layer on the outside of the first diffusion layer and having a PN-junction depth larger than that of the first diffusion layer; and the MOS semiconductor device further includes a conductive layer covering at least part of the first diffusion layer and at least part of the second diffusion layer.

대표청구항 ▼

[ What is claimed is:] [1.] A MOS semiconductor device, comprising:a first conductivity type silicon layer having a main surface;a gate insulating film selectively formed on said main surface of said silicon layer;a gate electrode provided on the gate insulating film;an insulating side wall formed on the side of said gate electrode; andsource/drain regions formed in said silicon layer;wherein said source/drain regions comprise:a first diffusion layer of second conductivity type formed in said silicon layer; anda second diffusion layer of second conductivity type formed in said silicon layer on the outside of said first diffusion layer and having a PN-junction depth larger than that of said first diffusion layer;wherein said MOS semiconductor device further comprises a conductive layer covering at least part of said first diffusion layer and at least part of said second diffusion layer;wherein said conductive layer comprises a first part having a first thickness and a second part having a second thickness larger than said first thickness; andsaid first part of said conductive layer covers said at least part of said second diffusion layer.

이 특허를 인용한 특허 (42)

Chan, Kevin K.; Lavoie, Christian; Rim, Kern, MOSFET structure with multiple self-aligned silicide contacts.
상세보기
Chan, Kevin K.; Lavoie, Christian; Rim, Kern, MOSFET structure with multiple self-aligned silicide contacts.
상세보기
Chan,Kevin K.; Lavoie,Christian; Rim,Kern, MOSFET structure with multiple self-aligned silicide contacts.
상세보기
Wu Shye-Lin,TWX, MOSFETS structure with a recessed self-aligned silicide contact and an extended source/drain junction.
상세보기
Lee, Hi Deok, Method for fabricating semiconductor device.
상세보기
Oda Noriaki,JPX, Method for producing semiconductor device.
상세보기
Thomas Michael E. ; Daniels Brian J., Method for silicide stringer removal in the fabrication of semiconductor integrated circuits.
상세보기
Yamazaki, Shunpei; Ohtani, Hisashi, Method of fabricating a semiconductor device.
상세보기
Yamazaki, Shunpei; Ohtani, Hisashi, Method of fabricating a semiconductor device.
상세보기
Yamazaki, Shunpei; Ohtani, Hisashi, Method of fabricating a semiconductor device.
상세보기
Yamazaki, Shunpei; Ohtani, Hisashi, Method of fabricating a semiconductor device.
상세보기
Yamazaki, Shunpei; Ohtani, Hisashi, Method of fabricating a semiconductor device.
상세보기
Yamazaki, Shunpei; Ohtani, Hisashi, Method of fabricating a semiconductor device.
상세보기
French Ian D.,GBX ; Powell Martin J.,GBX, Method of fabricating a thin film transistor.
상세보기
Yamazaki, Shunpei, Method of manufacturing a semiconductor device.
상세보기
Yamazaki, Shunpei, Method of manufacturing a semiconductor device.
상세보기
Yamazaki, Shunpei, Method of manufacturing a semiconductor device.
상세보기
Yamazaki, Shunpei, Method of manufacturing a semiconductor device.
상세보기
Yamazaki, Shunpei, Method of manufacturing a semiconductor device.
상세보기
Yamazaki, Shunpei, Method of manufacturing a semiconductor device having a gate electrode formed over a silicon oxide insulating layer.
상세보기
Yamazaki, Shunpei, Method of manufacturing a semiconductor device including thermal oxidation to form an insulating film.
상세보기
Yamazaki, Shunpei, Method of manufacturing semiconductor device having island-like single crystal semiconductor layer.
상세보기
Tsai, Teng-Chun; Lin, Cheng-Tung; Wang, Li-Ting; Chen, De-Fang; Lin, Huan-Just, Methods for fabricating vertical-gate-all-around transistor structures.
상세보기
Kim,Duk Soo, Methods of manufacturing semiconductor devices.
상세보기
Yamazaki, Shunpei; Ohtani, Hisashi; Koyama, Jun; Fukunaga, Takeshi, Nonvolatile memory and electronic apparatus.
상세보기
Fukunaga, Takeshi, Process for production of SOI substrate and process for production of semiconductor device.
상세보기
Fukunaga, Takeshi, Process for production of SOI substrate and process for production of semiconductor device including the selective forming of porous layer.
상세보기
Hsieh Kevin,TWX ; Huang Michael W C,TWX ; Hsieh Wen-Yi,TWX, Self-aligned silicide process.
상세보기
Yamazaki, Shunpei, Semiconductor device.
상세보기
Yamazaki, Shunpei; Ohtani, Hisashi; Koyama, Jun; Fukunaga, Takeshi, Semiconductor device having buried oxide film.
상세보기
Wieczorek Karsen ; Hause Frederick N., Semiconductor device having elevated silicidation layer and process for fabrication thereof.
상세보기
Igarashi Motoshige,JPX ; Amishiro Hiroyuki,JPX ; Higashitani Keiichi,JPX, Semiconductor device with gate electrode portion and method of manufacturing the same.
상세보기
Thomas Michael E., Semiconductor device with self aligned contacts having integrated silicide stringer removal and method thereof.
상세보기
Yamazaki, Shunpei; Koyama, Jun; Miyanaga, Akiharu; Fukunaga, Takeshi, Semiconductor thin film and method of manufacturing the same and semiconductor device and method of manufacturing the same.
상세보기
Murthy, Anand; Chau, Robert S.; Ghani, Tahir; Mistry, Kaizad R., Semiconductor transistor having a stressed channel.
상세보기
Murthy, Anand; Chau, Robert S.; Ghani, Tahir; Mistry, Kaizad R., Semiconductor transistor having a stressed channel.
상세보기
Murthy, Anand; Chau, Robert S.; Ghani, Tahir; Mistry, Kaizad R., Semiconductor transistor having a stressed channel.
상세보기
Murthy, Anand; Chau, Robert S.; Ghani, Tahir; Mistry, Kaizad R., Semiconductor transistor having a stressed channel.
상세보기
Murthy, Anand; Chau, Robert S.; Ghani, Tahir; Mistry, Kaizad R., Semiconductor transistor having a stressed channel.
상세보기
Murthy,Anand; Chau,Robert S.; Ghani,Tahir, Semiconductor transistor having a stressed channel.
상세보기
Suguro, Kyoichi, Sputtering target and method of manufacturing a semiconductor device.
상세보기
Yamazaki, Shunpei; Miyanaga, Akiharu; Koyama, Jun; Fukunaga, Takeshi, Thin film semiconductor device and its manufacturing method.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

MOS semiconductor device with excellent drain current 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (42)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

MOS semiconductor device with excellent drain current 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (42)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트