$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Package for a power semiconductor die and power supply employing the same 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/02
  • H02M-075/21
출원번호 US-0778122 (1997-01-02)
발명자 / 주소
  • Bowman Wayne C.
  • Chen Shiaw-Jong Stee
출원인 / 주소
  • Lucent Technologies, Inc.
인용정보 피인용 횟수 : 15  인용 특허 : 13

초록

A method of mounting a power semiconductor die on a substrate, a package for the die and a power supply including the package. The die has a first power terminal on a first surface thereof and a second power terminal on an opposing second surface thereof. The method including the steps of: (1) formi

대표청구항

[ What is claimed is:] [1.] A package for a power semiconductor die, said die having a first power terminal on first surface thereof and a second power terminal on an opposing second surface thereof, said package comprising:an electrically-conductive, mechanical bond formed between said first surfac

이 특허에 인용된 특허 (13)

  1. Fillion Raymond A. (Niskayuna NY) Wildi Eric J. (Niskayuna NY) Korman Charles S. (Schenectady NY) El-Hamamsy Sayed-Amr (Schenectady NY) Gasworth Steven M. (Glenville NY) DeVre Michael W. (Scotia NY) , Direct stacked and flip chip power semiconductor device structures.
  2. Chen Shiaw-Jong Steve (Plano TX) Lotfi Ashraf Wagih (Rowlett TX) Roessler Robert Joseph (Rowlett TX) Weld John David (Succasunna NJ), Encapsulated, integrated power magnetic device and method of manufacture therefor.
  3. Korman Charles S. (Schenectady NY) Yerman Alexander J. (Scotia NY) El-Hamamsy Sayed-Amr A. (Schenectady NY) Neugebauer Constantine A. (Schenectady NY), Half bridge device package, packaged devices and circuits.
  4. Goto Norio,JPX, High power transistor with contact plugs extended from collectors through a substrate to have ends connected together i.
  5. Ohta Susumu (Osaka JPX) Ohkawa Katsumi (Osaka JPX) Sakamoto Noriaki (Osaka JPX), Hybrid integrated circuit.
  6. Martin John R. (Torrance CA) Garboushian Vahan (Torrance CA), Hybrid transistor.
  7. Krum Alvin L. (Huntington Beach CA) Conklin Charles W. (Huntington Beach CA), Low resistance electrical interconnection for synchronous rectifiers.
  8. Eichelberger Charles W. (Schenectady NY), Multichip integrated circuit modules.
  9. Bayerer Reinhold,DEX, Power semiconductor module having a plurality of submodules.
  10. Majumdar Gourab (Toyko JPX) Iwagami Tooru (Toyko JPX) Noda Sukehisa (Toyko JPX), Semiconductor power module.
  11. Dunn William C. (Mesa AZ), Substrate power supply contact for power integrated circuits.
  12. Moline Daniel D. (Kuala Lumpur MYX), Surface mounting semiconductor device and method.
  13. Rodriguez Edward (Winchester MA) Estrov Alexander (Brookline MA), Switching electrical power supply utilizing miniature inductors integrally in a PCB.

이 특허를 인용한 특허 (15)

  1. Cilia Michael C. ; Nguyen Don ; Dayal Gurpreet S., BGA pin isolation and signal routing process.
  2. Zelikson, Michael; Waizman, Alex, Embedded power gating.
  3. Wyland,Chris, Ground arch for wirebond ball grid arrays.
  4. Lee, Chu-Chung; Chin, Kian Leong; Hess, Kevin J.; Johnston, James Patrick; Tran, Tu-Anh N.; Yip, Heng Keong, Integrated circuit package with voltage distributor.
  5. Lee, Chu-Chung; Chin, Kian Leong; Hess, Kevin J.; Johnston, Patrick; Tran, Tu-Anh N.; Yip, Heng Keong, Integrated circuit package with voltage distributor.
  6. Hess, Kevin J.; Lee, Chu-Chung; Miller, James W., Interconnect for chip level power distribution.
  7. Oberlin,Gary E.; Oman,Todd P., Multi-path bar bond connector for an integrated circuit assembly.
  8. Johnston, James P.; Lee, Chu-Chung; Tran, Tu-Anh N.; Miller, James W.; Hess, Kevin J., Power lead-on-chip ball grid array package.
  9. Hans-Peter Feustel DE; Friedrich Loskarn DE; Reinhard Ruckert DE, Power module with a circuit arrangement comprising active semiconductor components and passive components, and method for producing same.
  10. Noda Sukehisa,JPX ; Yamada Shinji,JPX ; Iwagami Tooru,JPX ; Iwagaki Seiki,JPX ; Kawafuji Hisashi,JPX, Semiconductor device.
  11. Zverev, Ilia; Pürschel, Marco, Semiconductor device and converter device with an integrated capacitor.
  12. Harvey F. Dickinson GB, Semiconductor devices configured to tolerate connection misalignment.
  13. Joshi, Rajeev; Sapp, Steven, Semiconductor die package with improved thermal and electrical performance.
  14. Sunaga, Takashi; Kaneko, Noboru; Miyoshi, Osamu, Semiconductor module.
  15. Sunaga, Takashi; Kaneko, Noboru; Miyoshi, Osamu; Suzuki, Ryoichi, Semiconductor module.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로