[특허]Having halo regions integrated circuit device structure

[미국특허] Having halo regions integrated circuit device structure 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-029/76 H01L-031/062 H01L-031/113
출원번호	US-0769185 (1991-09-30)
발명자 / 주소	Wei Che-Chia
출원인 / 주소	STMicroelectronics, Inc.
대리인 / 주소	Galanthay
인용정보	피인용 횟수 : 4 인용 특허 : 10

초록 ▼

A mask is used for lightly doped drain and halo implants in an integrated circuit device. The mask exposes only portions of the substrate adjacent to field effect transistor gate electrodes. Since the halo implant is made only near the transistor channels, where it performs a useful function, adequate device reliability and performance is obtained. Since the halo implant is masked from those portions of the active regions for which it is not necessary, active region junction capacitances are lowered. Such lowered capacitances result in an improved transistor switching speed. The mask used to define the lightly doped drain and halo implant region can be easily formed from a straight forward combination of already existing gate and active area geometries.

대표청구항 ▼

[ What is claimed is:] [1.] A field effect transistor for an integrated circuit device, comprising:a substrate region having a first conductivity type;a gate electrode over said substrate region;lightly doped drain regions in said substrate region adjacent said gate electrode, said lightly doped drain regions having a second conductivity type;heavily doped source/drain regions having the second conductivity type in said substrate region adjacent said lightly doped drain regions; andhalo regions having the first conductivity type within said substrate region adjacent said gate electrode and extending a relatively short distance into said source/drain regions, wherein those portions of said source/drain regions which are spaced further from said gate electrode than the relatively short distance do not contain the first conductivity type dopant used to form the halo regions.

이 특허에 인용된 특허 (10) 인용/피인용 타임라인 분석

Codella Christopher F. (Fishkill NY) Ogura Seiki (Hopewell Junction NY), Fabrication of a gaas short channel lightly doped drain mesfet.
상세보기
Cham Kit M. (Sunnyvale CA) Voorde Paul V. (Mountain View CA), MOSFET structure and method for making same.
상세보기
Lee Ruojia (Boise ID) Roberts Ceredig (Boise ID) Cheffings Dave (Boise ID), Method for forming MOS transistors.
상세보기
Maeda Satoshi (Yokohama JPX), Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device.
상세보기
Jacobs Erwin (Vaterstetten DEX) Schwabe Ulrich (Munich DEX) Takacs Dezso (Munich DEX), Method of making very short channel length MNOS and MOS devices by double implantation of one conductivity type subseque.
상세보기
Kumagai Jumpei (Yokohama JPX) Shinozaki Satoshi (Yokohama JPX), Method of manufacturing semiconductor device.
상세보기
Shinada Kazuyoshi (Yokohama JPX) Sato Masaki (Yokohama JPX), Method of producing semiconductor device.
상세보기
Chiu Kuang Y. (Palo Alto CA) Hsu Fu-Chieh (Cupertino CA), Process for forming lightly-doped-drain (LDD) without extra masking steps.
상세보기
Bergonzoni Carlo (Arcore ITX), Process for manufacturing CMOS integrated devices with reduced gate lengths.
상세보기
Liou Fu-Tai (Carrollton TX) Han Yu-Pin (Dallas TX) Bryant Frank R. (Denton TX), Process for manufacturing LDD CMOS devices.
상세보기

이 특허를 인용한 특허 (4) 인용/피인용 타임라인 분석

Lien Chuen-Der ; Shy Paul Y. M., ESD protection for LDD devices.
상세보기
Michael K. Wacker, On-site media and communications trailer.
상세보기
Hiroyuki Yamane JP; Yasushi Higuchi JP; Mitsutaka Katada JP; Noriyuki Iwamori JP; Tsutomu Kawaguchi JP; Takeshi Kuzuhara JP, Semiconductor device and fabrication process thereof.
상세보기
Kang Dae Gwan,KRX ; Kang Chang Yong,KRX, Semiconductor device and method of fabricating the same.
상세보기

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

[미국특허] Having halo regions integrated circuit device structure 원문보기