최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0890303 (1997-07-09) |
우선권정보 | TW-86104246 (1997-04-02) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 5 인용 특허 : 6 |
A DRAM capacitor structure and its manufacturing method which includes providing a semiconductor substrate with a MOS transistor already formed above, and that the MOS transistor includes a gate and source/drain regions, then forming a first insulating layer covering the semiconductor substrate, nex
[ What is claimed is:] [1.] A stacked DRAM capacitor structure on top of a MOS transistor having a gate region and a source/drain region, comprising:(a) an annular insulating structure having a radial cross-sectional profile shaped as a plurality of vertically stacked T's, and a central opening expo
※ AI-Helper는 부적절한 답변을 할 수 있습니다.