[특허]Method of forming a local interconnect between electronic devices on a semiconductor substrate

[미국특허] Method of forming a local interconnect between electronic devices on a semiconductor substrate 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/44
출원번호	US-0818637 (1997-03-14)
발명자 / 주소	Doan Trung T. Wu Zhiqiang Li Li
출원인 / 주소	Micron Technology, Inc.
대리인 / 주소	Workman, Nydegger & Seeley
인용정보	피인용 횟수 : 11 인용 특허 : 11

초록 ▼

Disclosed is a method for forming a local interconnect with a self-aligned titanium silicide process on a semiconductor substrate. The initial step of the method is to form a thin titanium layer over the electronic devices to be provided with electrical communication. A polysilicon layer is then formed over the thin titanium layer, and in a further step, an implant mask is formed over portions of the polysilicon layer so as to pattern an area where the local interconnect is desired to be formed. Ions are then implanted into the polysilicon layer exposed by the implant mask, and the implant mask is then removed. In a further step, an etch process that etches either implanted or unimplanted polysilicon and is selective to the other is conducted. The remaining implanted polysilicon and titanium layers are then annealed to form titanium silicide, and the titanium that is not converted to titanium silicide is removed.

대표청구항 ▼

[ What is claimed and desired to be secured by united states letters patent is:] [1.] A method for forming a contact on a semiconductor substrate, comprising:forming a layer of silicon-containing material over a layer of refractory metal located on a silicon substrate;masking a first portion of the layer of silicon-containing material and leaving a second portion of the layer of silicon-containing material unmasked;implanting a plurality of ions into the second portion of the layer of silicon-containing material;removing the first portion of the layer of silicon-containing material; andreacting the layer of silicon-containing material with the layer of refractory metal to form a conductive silicide region.

이 특허에 인용된 특허 (11) 인용/피인용 타임라인 분석

Tseng Horng-Huei (Hsin chu TWX), Fabrication method for polysilicon contact plugs.
상세보기
Harris ; Erik Preston ; Keyes ; Robert William, Method for fabricating ultra-narrow metallic lines.
상세보기
Teo Yeow M. (Singapore SGX) Seah Kah S. (Singapore SGX) Chan Lap (Singapore SGX) Wei Che-Chia (Singapore SGX), Method for making electrical local interconnects.
상세보기
Gardner Donald S. (Mountain View CA) Mu Xiao-Chun (Saratoga CA) Fraser David B. (Danville CA), Method for the anisotropic etching of metal films in the fabrication of interconnects.
상세보기
Woo Sang H. (Kyoungki KRX), Method for wet etching polysilicon.
상세보기
Reinberg Alan R. (Westport CT) Rhodes Howard E. (Boise ID), Method of creating sharp points and other features on the surface of a semiconductor substrate.
상세보기
Birritella Mark S. (Phoenix AZ) McLaughlin Kevin (Chandler AZ), Method of making closely spaced contacts to PN-junction using stacked polysilicon layers, differential etching and ion i.
상세보기
Cho Jaeshin (Gilbert AZ), Method of manufacturing a III-V semiconductor gate structure.
상세보기
Tseng Horng-Huei,TWX, Method to fabricate a polysilicon stud using an oxygen ion implantation procedure.
상세보기
Austin Larry W. (Hinesburg VT) Linde Harold G. (Richmond VT) Nakos James S. (Essex VT), Methods and compositions for the selective etching of silicon.
상세보기
Tseng Horng-Huei (Hsin Chu TWX), Polysilicon contact stud process.
상세보기

이 특허를 인용한 특허 (11) 인용/피인용 타임라인 분석

Tang, Sanh D.; Violette, Michael P., Local interconnect structures for integrated circuits and methods for making the same.
상세보기
Wada, Yukihisa; Matsumoto, Michikazu, Method of cleaning electronic device and method of fabricating the same.
상세보기
Torek Kevin J., Method of making an oxide structure having a finely calibrated thickness.
상세보기
Choi Hyung Bok,KRX ; Park Chang Seo,KRX ; Kim Hyeon Soo,KRX, Method of manufacturing a semiconductor device capable of reducing contact resistance.
상세보기
Choi Hyung Bok,KRX ; Park Chang Seo,KRX ; Kim Hyeon Soo,KRX, Method of manufacturing a semiconductor device capable of reducing contact resistance.
상세보기
Kevin J. Torek, Oxide structure having a finely calibrated thickness.
상세보기
Kanamori, Jun, Semiconductor device and method for fabricating the same.
상세보기
Tang, Sanh D.; Violette, Michael P., Semiconductor device structures including metal silicide interconnect structures that extend at least partially over transistor gate structures and methods for making the same.
상세보기
Jun Kanamori JP, Semiconductor device with self-aligned areas formed using a supplemental silicon overlayer.
상세보기
Lee Whonchee, Semiconductor processing methods, and methods of forming capacitor constructions.
상세보기
Lee Whonchee, Semiconductor processing methods, and methods of forming capacitor constructions.
상세보기

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

[미국특허] Method of forming a local interconnect between electronic devices on a semiconductor substrate 원문보기