최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0037067 (1998-03-09) |
우선권정보 | JP-0055042 (1997-03-10) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 2 인용 특허 : 5 |
A reconfigurable circuit wherein part or all of an instruction or a result of decoding thereof and output of said register file are inputted and a circuit structure thereof can be changed by an external signal is provided. If a bug occurs when part or all of the instruction or the result of decoding
[ What is claimed is:] [1.] A processor comprising:an instruction decoder for detecting an instruction to be executed;a register file for holding source data necessary for executing said instruction;a processing unit for executing said instruction using said source data according to a result of deco
※ AI-Helper는 부적절한 답변을 할 수 있습니다.