최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0127605 (1998-07-31) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 103 인용 특허 : 1 |
Through the provision of first and second peripheral buses operating at different clock speeds, the integrated circuit of the present invention provides a great deal of flexibility for reducing the power consumption of the integrated circuit as compared with a similar integrated circuit having only
[ We claim:] [1.] An integrated circuit comprising:a system bus to which a processor is connectable;first and second peripheral buses to which peripheral units used by said processor are connected, said first peripheral bus operating at a higher clock speed than said second peripheral bus;bridge log
※ AI-Helper는 부적절한 답변을 할 수 있습니다.