$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Interconnections for semiconductor circuits 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
  • H01L-023/52
  • H01L-029/40
출원번호 US-0901924 (1997-07-29)
발명자 / 주소
  • Clampitt Darwin A.
출원인 / 주소
  • Micron Technology, Inc.
대리인 / 주소
    Killworth, Gottman, Hagan & Schaeff, L.L.P.
인용정보 피인용 횟수 : 6  인용 특허 : 11

초록

Interconnections carrying the greatest currents within a semiconductor circuit are formed by an interconnect having at least one and commonly two or more ribs extending generally orthogonally from the interconnect line. The interconnect line is generally horizontal with the rib or ribs extending gen

대표청구항

[ What is claimed is:] [1.] A semiconductor circuit comprising:a semiconductor structure;an insulation layer formed over said semiconductor structure;at least one conductive rib extending through said insulation layer and coupled to at least one contact location on said semiconductor structure, said

이 특허에 인용된 특허 (11)

  1. Jain Manoj K. (Plano TX), Damascene conductors with embedded pillars.
  2. Ireland Philip J. (Nampa ID), Double mask process for forming trenches and contacts during the formation of a semiconductor memory device.
  3. Chow Melanie M. (Poughquag NY) Cronin John E. (Milton VT) Guthrie William L. (Hopewell Junction NY) Kaanta Carter W. (Essex Junction VT) Luther Barbara (Devon PA) Patrick William J. (Newburgh NY) Per, Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive line.
  4. Mu Xiao-Chun (Saratoga CA) Sivaram Srinivasan (San Jose CA) Gardner Donald S. (Mountain View CA) Fraser David B. (Danville CA), Methods of forming an interconnect on a semiconductor substrate.
  5. Kano Isao (Tokyo JPX), Process for forming a multilayer wiring conductor structure in semiconductor device.
  6. Cheung Robin W. (Cupertino CA), Pseudo-low dielectric constant technology.
  7. Clampitt Darwin A., Semiconductor circuit interconnections and methods of making such interconnections.
  8. Suzuki Kazumasa (Tokyo JPX), Semiconductor device capable of high speed operation and being integrated with high density.
  9. Harada Shigeru (Hyogo JPX) Ishimaru Kazuhiro (Hyogo JPX) Hagi Kimio (Hyogo JPX), Semiconductor device having a titanium and a titanium compound multilayer interconnection structure.
  10. Pasch Nicholas F. (Pacifica CA) Patrick Roger (Santa Clara CA), Techniques for via formation and filling.
  11. Eguchi Koji (Hyogo JPX), Wiring connection structure for a semiconductor integrated circuit device.

이 특허를 인용한 특허 (6)

  1. McQueen, Mark, ESD/EOS protection structure for integrated circuit devices.
  2. McQueen, Mark, ESD/EOS protection structure for integrated circuit devices and methods of fabricating the same.
  3. McGinnis, Arthur J.; Joshi, Sachin; Lim, Chan, Gap processing.
  4. McGinnis, Arthur J.; Joshi, Sachin; Lim, Chan, Gap processing.
  5. Chen,Sheng Hsiung, Method of improving copper pad adhesion.
  6. Zhang,Jiong; Wang,Yi Min; Chu,Shao fu Sanford, Via/line inductor on semiconductor material.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로