$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Methods for preventing gate oxide degradation 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/336
  • H01L-021/3205
출원번호 US-0928429 (1997-09-12)
발명자 / 주소
  • Lo Guo-Qiang (Patrick)
  • Lee Shih-Ked
출원인 / 주소
  • Integrated Device Technology, Inc.
대리인 / 주소
    Skjerven Morrill MacPherson Franklin & Friel
인용정보 피인용 횟수 : 14  인용 특허 : 11

초록

The degradation of integrity of the gate oxide in a CMOS transistor due to the formation of a tungsten silicide strapping layer on the polycrystalline silicon gate as a result of the migration of fluorine atoms from the tungsten hexafluoride used to form the tungsten silicide is reduced by increasin

대표청구항

[ We claim:] [1.] A method of fabricating a semiconductor device which comprises:forming a gate oxide layer on a semiconductor substrate;forming at least one polycrystalline silicon layer over said gate oxide layer, said at least one polycrystalline silicon layer being formed with a dopant concentra

이 특허에 인용된 특허 (11)

  1. Vinal Albert W. (Cary NC) Dennen Michael W. (Raleigh NC), Field effect transistor having polycrystalline silicon gate junction.
  2. Chen Ih-Chin (Richardson TX), Integrated circuit degradation resistant structure.
  3. Thakur Randhir P. S. (Boise ID) Gonzalez Fernando (Boise ID) Martin Annette L. (Boise ID), Method DRAM polycide rowline formation.
  4. Schwalke Udo (Williston VT) Joswig Hellmut (Munich DEX), Method for manufacturing a multi-layer gate electrode for a MOS transistor.
  5. Kobushi Kazuhiro (Osaka JPX) Kameyama Shuichi (Itami JPX) Okada Shozo (Kobe JPX) Tsuji Kazuhiko (Ikoma JPX), Method of fabricating a polycidegate employing nitrogen/oxygen implantation.
  6. Lur Water (Taipei TWX) Huang Cheng-Han (Hsin-Chu TWX), Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure.
  7. Huang Chen H. (Hsin-cho TWX) Lur Water (Taipei TWX), Polycide gate MOSFET for integrated circuits.
  8. McPherson Joe W. (Richmond TX), Polycide process for integrated circuits.
  9. Miller Robert O. (The Colony TX) Liou Fu-Tai (Carrollton TX), Process for making refractory metal silicide cap for protecting multi-layer polycide structure.
  10. Shino Katsuya (Yokohama JPX), Semiconductor device having variable impurity concentration polysilicon layer.
  11. Wu Shye Lin,TWX, Tungsten silicide polycide gate electrode formed through stacked amorphous silicon (SAS) multi-layer structure..

이 특허를 인용한 특허 (14)

  1. Czubatyj, Wolodymyr; Lowrey, Tyler; Spall, Edward J., Breakdown layer via lateral diffusion.
  2. Dreybrodt, Joerg; Drescher, Dirk; Zedlitz, Ralf; Wege, Stephan, CVD method of producing in situ-doped polysilicon layers and polysilicon layered structures.
  3. Xiang, Qi, Laser anneal process for reduction of polysilicon depletion.
  4. Lu Chin-Yu,TWX, Method for fabricating self-aligned metal silcide.
  5. Ohtake, Fumio; Akasaka, Yasushi; Murakoshi, Atsushi; Suguro, Kyoichi, Method for fabricating semiconductor device having gate electrode with polymetal structure of polycrystalline silicon film and metal film.
  6. Zaka, Alban; Yan, Ran; Sassiat, Nicolas; Bazizi, El Mehdi; Hoentschel, Jan, Method of forming a semiconductor device structure employing fluorine doping and according semiconductor device structure.
  7. Sandhu, Gurtej S.; Batra, Shubneesh; Fazan, Pierre C., Method of forming a thin film transistor.
  8. Sandhu, Gurtej S.; Batra, Shubneesh; Fazan, Pierre C., Method of forming a thin film transistor.
  9. Pandey, Shesh Mani; Ong, Shiang Yang; Hoentschel, Jan, Methods of tailoring work function of semiconductor devices with high-k/metal layer gate structures by performing a fluorine implant process.
  10. Merchant Sailesh M. ; Radosevich Joseph R. ; Roy Pradip K., PMOS device having a layered silicon gate for improved silicide integrity and enhanced boron penetration resistance.
  11. Lin, Chien-Liang; Wang, Yun-Ren; Yen, Ying-Wei; Teng, Wen-Yi; Yang, Chan-Lon, Polysilicon layer and method of forming the same.
  12. Sandhu, Gurtej S.; Batra, Shubneesh; Fazan, Pierre C., Thin film transistors and semiconductor constructions.
  13. Sandhu,Gurtej S.; Batra,Shubneesh; Fazan,Pierre C., Thin film transistors and semiconductor constructions.
  14. Sandhu,Gurtej S.; Batra,Shubneesh; Fazan,Pierre C., Thin film transistors and semiconductor constructions.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로